This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TXS02612:CLKB1引脚上的 SDIO 波形问题

Guru**** 1800230 points
Other Parts Discussed in Thread: TXS02612
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1373425/txs02612-sdio-waveform-issue-on-clkb1-pin

器件型号:TXS02612

工具与软件:

大家好!

我设计了一个系统、在该系统中、uSD 卡的 SDIO 信号需要在 DS 模式(25MHz)或 HS 模式(50MHz)下从1V8转换为3V3。

通过反冲、我们发现了一个关于波形的问题。

这是我原理图的一部分:

这是25MHz 频率下的波形(红色为 SDIO0_SDCLK、黄色为 SDIO0_SDCLK_CARD):

 可以看到、在3.3V (黄色)时、输出信号上存在1.5V 至2V 之间的某种过冲。

50MHz 上的内容相同:

频率为195KHz 时:

SDIO 总线信号布线的阻抗为50 Ω、长度相同。

您是否有任何建议来解释此行为?

(Teledyne ZS1500和 HFP1500有源探头用于这些测量。)

提前感谢您的支持。

此致。

Stefano Asiri。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Stefano、

    SDIO 总线布线长度是多少? 我们可以确保输出电容器。 尽可能降低负载、与本应用手册《 使用 TXS 型转换器进行电压转换的指南》第4节中提到的类似。  如果可能、还请使用尖端和 接地筒探头进行测试、以最大程度地减小测试过程中的接地环路。  

    在任何情况下、非单调上升/下降沿是否会导致数据损坏?  

    此致、

    插孔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Jack:

    SDIO 总线迹线的总长度为192mm。我所示的所有测量都已经实现了接地环路最小化、但它们是在大约一半的迹线上进行的。
    我将测量值复制到了靠近 SDCARD 的位置、这是以下波形:

    下冲在下降沿非常明显。 或许我可以尝试在 TXS02612芯片附近增加一个22欧姆的串联电阻来降低电流。  我们的系统与 SD 卡的通信有一些问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Stefano、

    是的、 在面向传输线路的 TXS02612输出端尝试各种串联阻抗值应该有助于抑制现有的下冲/过冲。 本 [常见问题解答]将逻辑器件的输出连接到50欧姆传输线时会发生什么情况?

    如果可能、请尽可能缩短布线/PCB 布线长度、以实现高频。  在没有传输线影响的情况下传播。

    此致、

    插孔  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Jack:

    通过使用串联电阻、我降低了 CLK 上的问题、但错误仍然存在。 我最终发现、导致通信问题的信号是初始化期间的 CMD。 我通过在该信号上插入一个1k Ω 的上拉电阻器来解决该问题。

    感谢您的支持。