This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TXS0104E:需要 SPICE 模型

Guru**** 1774980 points
Other Parts Discussed in Thread: TXS-EVM, TXS0101, TXS0102
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1375073/txs0104e-need-spice-model

器件型号:TXS0104E
主题中讨论的其他器件:TXS0101TXS0102、TXS-EVM

工具与软件:

您好!

是否有我可以 为此器件使用的 SPICE 模型或等效模型?

背景信息:我将此器件放置在两块 PCB 板共享的信号上。 我将对一个电路板断电而另一个电路板断电时的情况进行建模。 该信号从一个电路板上的 MPSoC 传输到 TXS104E 器件、再到另一电路板上的另一个 MPSoC。 我们认为、功率损耗电路板上的 MPSOC 内部 ESD 二极管会无意中将该信号拉至低电平。 鉴于此器件还具有 ESD 二极管、作为数据表上最大输出电压额定值显示 Vcc+0.5V 的证据、我想是否发生了同样的问题? 我还想知道、如果一个板变为低电平、而另一个板变为低电平、那么单次触发功能将如何工作。  

如果不存在等效的 SPICE 模型、您可以帮助说明如何对此器件进行更好的建模吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Kyndal、

    该器件不支持局部关断模式。 如果 VCCA 或 VCCB 断电并且处于0V、则不能保证 I/O 为高阻态(截至目前、该功能采用1通道和2通道配置 TXS0102和 TXS0101)。 如果可能的话、您可以在其中一个电路板掉电时将 OE 引脚驱动为低电平、以确保 I/O 处于高阻态。  

    由于内部一次性架构、此器件也没有 PSPICE 模型。 这个常见问题解答更加深入地解释了其中的原因 。 无论如何、在您的系统负载下使用 TXS-EVM 进行测试都将提供更准确的数据。  

    此致、

    插孔