This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1379471/sn74lvc1g08-q1-the-state-of-input-output-pin-when-vcc-is-under-voltage
工具与软件：
您好！
VCC 欠压时、输入/输出引脚的状态是什么？
输入引脚始终具有高阻抗。
低于1.65V 时、无法保证正常工作、输出可能会尝试独立于输入驱动高电平或低电平。
为确保在上电期间禁用输出、需要使用具有/OE 输入的器件(例如 SN74LVC1G99-Q1)、并在上电期间将/OE 拉至高电平。
您好、Clemens：
输入引脚呢？ 让我们只考虑它自己。 上拉、下拉还是高阻态？
输出驱动高电平意味着输出等于 VCC？ 将输出确切的高电平(= VCC)或低电平(=0)、或它们之间的任何电平。 我想它不能高于 VCC。
3.驱动强度足够强,所以上电时下拉/上拉电阻是无用的?
1.输入引脚应始终具有有效电压(通电时)。 但是、当电源电压低于1.65V 时、其状态可能没有预期效果。
2.设备本身会尝试驱动至电源轨,但实际电压取决于负载。
3.正确。
