This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1385456/txb0104-q1-output-load-considerations
工具与软件：
第8.3.3章 "输出负载注意事项"说明："PCB 信号布线长度应保持足够短、以使任何反射的往返延迟小于单稳态持续时间。 这可确保任何反射在驱动器处都遇到低阻抗、从而提高信号完整性。 O.S.电路设计为保持约10ns 时间。"
"O.S.电路设计为保持约10ns"是什么意思？ 这是否意味着此电路仅定期工作、以及是否也可能无法监测短脉冲？
请说明 单稳态电路的工作原理、帮助我更好地理解这个约束条件。
谢谢你。
然后、在输入端检测到的每个上升沿或下降沿都会触发单稳态。 但它仅在短时间内保持导通、因此如果输出端的电容或电感过高、输出电压将不会达到 VCC 或 GND。
我可以从 "加载"的 角度理解它。 但您能否解释一下 反射如何与单稳态相关联：PCB 信号布线长度应保持足够短、以使任何反射的往返延迟小于单稳态持续时间。
单稳态是一款非常强大的驱动器、可以覆盖反射的电压尖峰。 如果反射稍后到达、则无法抑制它。
嗨、Shihui、
停用单稳态后、返回信号将出现不同的阻抗(4K 欧姆) 、而非 O S 阻抗。 如需了解更多信息、您可能会看到利用边沿速率加速器和自动感应电平转换器。
此致、
插孔
