• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 4 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 108 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74VMEH22501A：使用上电三态(PU3S)电路进行带电插入的设计指南

admin
Guru**** 1782690 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1393988/sn74vmeh22501a-design-guidelines-for-live-insertion-using-power-up-3-state-pu3s-circuits

器件型号：SN74VMEH22501A

工具与软件：

大家好、

我需要对下图进行一些说明：(TI 标准逻辑器件中的*上电三态(PU3S)电路)

问：如果我根据 PU3S 更改 OE 的逻辑、那么我是否会影响我的透明模式条件？

第二个查询、如何在设计中实现下面重点介绍的电源序列？ 请共享相关的任何文档。

请分享您的评论。

谢谢！

Gaurav

  • 0
    TI__Guru**** 1782690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    1.只要/OE 为高电平、输出就被禁用。

    2.需要用一个上拉电阻将/OE 连接到 VCC、然后在电路上电后将其下拉(通常使用 MCU 的 GPIO)。

  • 0
    TI__Guru**** 1782690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Clemens：

    感谢您的答复。

    [报价用户 id="612673" url="~/support/logic-group/logic/f/logic-forum/1393988/sn74vmeh22501a-design-guidelines-for-live-insertion-using-power-up-3-state-pu3s-circuits "]

    第二个查询、如何在设计中实现下面重点介绍的电源序列？ 请共享相关的任何文档。

    [报价]

    请提供您对第二个查询的输入。 如何在硬件设计中实现突出的电源序列？

    谢谢！

    Gaurav

  • 0
    TI__Guru**** 1782690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Gaurav：

    通常、您会使用电源时序子系统来实现该目的。 该子系统的设计略超出了本论坛的讨论范围、但通常需要一个微控制器或 FPGA 来支持一组负载开关。  

    此致！

    Malcolm

  • 0
    TI__Guru**** 1782690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    非常感谢 Malcolm 的回应。

    谢谢！

    Gaurav