This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AVC4T774:SN74AVC4T774 SCLK 信号完整性

Guru**** 2387080 points
Other Parts Discussed in Thread: SN74AVC4T774
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1397256/sn74avc4t774-sn74avc4t774-sclk-signal-integrity

器件型号:SN74AVC4T774

工具与软件:

在我们的应用中、SN74AVC4T774用作 SPI 缓冲器。

SPI SCLK 的上升沿在 SN74AVC4T774的输入处有一个反钩、电压约为1.5V。  

在  SN74AVC4T774数据表中、VIH 的最小值为2V。

 我想问、上升沿的1.5V 反钩是否会在 SN74AVC4T774的输出端产生异常时钟?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    首先、检查这不是测量伪影。 使用带有接地夹的示波器探头时、可能会在该短电缆形成的环路中引起振铃。 最好使用接地弹簧。

    如果电路中出现振铃、这确实会导致输出时钟加倍。 (测量输出。) 为避免这种情况、请正确端接输入信号布线。 通常、这是通过源端接完成的、即驱动器上约为22 Ω 或33 Ω 的串联电阻器。