This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1396637/sn74gtl2003-ic-function-check
器件型号:SN74GTL2003工具与软件:
你(们)好
我的客户想与您协商、讨论 SN74GTL2003的内部 MOS 行动原则。 下图是 SN74GTL2003的内部电路。 从图中可以看出、该图显示了当前接线方法和操作。 但是、客户非常好奇、从操作的角度来看、N-MOS VGS 如果将其打开、VDS 也将打开。 从逻辑上讲、D1也将是1.8V。 D1 3.3V 的电势为何?
谢谢!
Boyan
尊敬的 Boyan:
这组 Logic Minute 视频有助于弄清楚内部 FET 的功能: https://www.ti.com/video/series/understanding-the-lsf-family-of-bidirectional--multi-voltage-lev.html (GTL2003和 LSF0108都有相似的电平转换架构)。
如果仍不清楚、请进一步说明。
谢谢!
插孔
尊敬的 Jack:
感谢您分享有关电平转换简介的视频。 看完这个视频后、我仍然不知道内部 FET 的操作原理、因为它只介绍电平位移 IC 的简单操作。 正如 Boyan 在介绍内部逻辑电路时提到的、我要和大家分享比较多关系的 内部逻辑电路简介、然后逐步介绍。
Jeff
流入和流出 SREF 的电流受电阻器的限制。 因此、GREF 刚好处于阈值电压、即只有很小的电流可以流动。
当 D1是输入时、FET 的 RDS 非常大、以至于 S1无法高于1.8V。(S1处的上拉电阻可使输出电压更稳健。)
当 S1是输入时、FET 的 RDS 非常大、以至于 D1上的电压由上拉电阻器决定。
您好、Clement、
感谢您对我的真实问题的详细解释。 因此、电平转换设计的 FET 是大 RDS 的异常规格、对吗? 当 S1是一个输入和电压电平转换为低电平和 DI 拉至高电平1k Ω 时,是否存在 D1无法 转换为低电平的可能性?
我不明白你是什么意思"异常"。
当 S1是具有低逻辑信号的输入时、栅源极电压足够大、使 RDS 非常低。 将 S1拉至低电平的器件也会通过1 kΩ 上拉电阻灌入电流。