This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LV373A-Q1:真值表和输出状态确认

Guru**** 2382450 points
Other Parts Discussed in Thread: SN74LV373A-Q1, SN74LV273A-Q1, SN74LV373A
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1400424/sn74lv373a-q1-truth-table-and-output-status-confirmation

器件型号:SN74LV373A-Q1
主题中讨论的其他器件: SN74LV273A-Q1SN74LV373A

工具与软件:

H 团队、

我发现 SN74LV373A-Q1的真值表与封装引脚不一致。  您能解释一下 CLR/CLK 代表什么吗?

另外我是通过以下结构连接的、输出总是高电平、不知道原因。 我们需要锁存输出、以便 MCU 的复位不会影响输出。

此致!

Ethan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    功能表错误;它意外地从 SN74LV273A-Q1数据表中复制而来。  SN74LV373A 数据表提供了正确的表格。

    锁存器的初始状态未定义(高电平或低电平)。 要使该锁存器进入已知状态、您必须通过在 D 输入端将 LE 拉高至所需状态来对其进行初始化。

    您需要的实际函数是什么?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Clemens:

    为什么我测试 SN74LV373A-Q1的初始状态始终为高电平? 它是否具有一些机制、可在初始状态下将输出锁存到高电平?

    Ethan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    请参阅 [常见问题解答]锁存器件的默认输出是什么? (触发器、锁存器、寄存器)?