This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPLD1201:具有4个输入的逻辑门

Guru**** 2487425 points
Other Parts Discussed in Thread: TPLD1201

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1399632/tpld1201-logic-gate-with-4-inputs

器件型号:TPLD1201

工具与软件:

大家好!

我的客户希望对我们的 TPLD1201进行编程。 他希望使用具有4个输入的逻辑门。 使用4个逻辑0 0000、他希望在输出1上实现。

但在仿真中、客户会得到不同的结果:

这是什么原因呢? 附加了编程文件:

e2e.ti.com/.../statemachine_5F00_TI_5F00_Anfrage13082024.syscfg

此致

OLAF

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Olaf、

    感谢您提醒我、我现在要研究这个问题。

    这是非常令人担忧的,我 明天能给你一个更好的答案。

    -Owen

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Olaf、

    我调查了你的档案。 此问题是由"IN.TIMER"的 RST 引脚同时连接到"PWM"的输入和输出引脚造成的。 这会导致 SPICE 引擎内出现某种反馈环路、使所有内容断开。 您将看到、如果您断开 RST 引脚、仿真将按预期继续运行。

    为了在不更改功能的情况下快速解决问题(仅用于仿真目的)、您可以使用与门缓冲"PWM"的输出、如下图所示。 我还为您突出显示了有问题的信号路径。 如果您有任何其他问题、敬请告知。

    此致!

    Malcolm