This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1404912/txs0108e-sleep-mode-work-abnormal
器件型号:TXS0108E工具与软件:
目前、我们的低功耗门铃产品使用 TXS0108E (连接到 WiFi 模块和主控制 SOC、通过 SDIO 进行通信、以及由低功耗 MCU 控制的电平转换使能引脚 OE 引脚)。 但是、在睡眠模式下遇到转换芯片(Wi-Fi 模块) 1.8V 侧的 SDIO 时、会有大约0.42V 的电压、该电压尚未完全进入高阻抗状态。
WiFi 模块制造商提供从模块中飞出的单独电缆、在器件进入睡眠模式后、他们按顺序断开 SDIO 总线上的连接。 每次断开连接都会降低 VDDIO 的功耗、在所有断开连接之后、VDDIO 的功耗约为80uA (WiFi 模块的正常静态电流)。 模块制造商推测泄漏主要是由 SDIO (电平转换芯片消耗)造成的。
对于 OE 计时、同步进行了以下实验:
1.在 SOC 电源出现故障之前、MCU 控制电平位移的 OE 引脚提前200ms 下拉。 进入睡眠模式后、WiFi 模块的 VDDIO 电流将出现边缘锯齿状;
2. MCU 控制电平位移 OE 引脚、使 SOC 断电约5秒钟、然后使 OE 进入休眠模式。 进入睡眠模式后、WiFi 模块的 VDDIO 没有参差不齐的边沿。 但在 SOC 开始断电且 OE 被拉至低电平时、电平不会完全下拉。
从结果可以看出、电平位移 OE 引脚将在 SOC 之后断电、在这种情况下、VDDIO 模块的功耗将相对较低。 但是、WiFi 模块制造商不建议使用此时序要求。
总之、请安排咨询 TI 原厂、确认转换芯片泄漏的具体原因和解决方案。
当 OE 为高电平时、所有 I/O 引脚都具有内部上拉电阻器。 当 OE 为低电平时、所有 I/O 引脚悬空。
请准确指定 I/O 引脚的预期电压和实际测量的电压。
您好、Sam、
除了 Clemens 问题、MCU 关断和 OE 驱动为低电平之间的最小时序要求是什么? 我们是否针对这种情况进行了测试、能够在 OE 时序和 VCCB 斜降时间之间实现折衷并减少泄漏?
此致、
插孔