This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1407406/sn74aup1g98-sn74aup-devices---proper-termination-of-unused-inputs
工具与软件：
LVC 设计人员指南中指出"所有 CMOS 输入结构的特性是任何未使用的输入都不应悬空；它们应 通过电阻器连接高电平至 VCC、或连接低电平至 GND。 该电阻的值应约为1 kΩ。 在输入端未连接高电平或低电平时产生高电流 但悬空、由于 器件输入和输出结构固有的寄生引线电感上产生的电压瞬变、可能会导致过度的输出毛刺或振荡。"
该指南是否同样适用于 AUP 逻辑器件？ 数据表显示了直接与 Vcc 或 GND 连接的各种逻辑配置的输入。
本指南适用于所有 CMOS 器件、包括 AUP 器件(请参阅建议运行条件中的脚注)。
您可以在0 Ω 和200 kΩ 之间使用任何电阻器。
