This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1407420/txs0102-jittern-issue-on-the-falling-edge-of-the-input-pulses
工具与软件：
我们的其中一个流量计传感器输出信号正面临一个奇怪的问题。 下面是说明、我需要有人建议解决方案。
我们想了解导致这种行为的原因是什么？ 我们能够看到正确的脉冲序列、使用电平转换器时的唯一问题是、 在5V 逻辑输入侧本身、这些额外的抖动会在脉冲的每个下降沿出现。
此致、
Siddharth
TXS 是无源开关；其边缘加速器无法将信号保持在高电平超过几纳秒。 这看起来传感器实际上并没有始终将线路拉低。
请显示 A1和 B1的示波器迹线。
您好、Clemens：
我目前没有 A1的 sanpshot。 但当我检查波形时、它与 B1相似、电压电平更改为3V3。 因此、A1将重新选择 B1侧的任何内容。 问题在于 B1侧下降沿上的不必要的脉冲。 您认为它与边缘加速器有什么关系吗？ 是否存在误触发？ 目前 sensr 电缆约为10cm。 你认为我应该尝试减小它吗？ 相同的传感器与10cm 电缆与 Arduino 板工作,这是一个单独的5V 逻辑.
边缘加速器可能会将直线向上拉、但不会向下拉。 振铃可能会导致误触发、但您具有相对较长的时间间隔、没有任何东西拉低线路。
在下降沿会有一些振铃、但您的问题频率要低得多。
请注意、振铃会在每个下降沿发生。 这表明传感器停止并开始将线路驱动为低电平。
