主题中讨论的其他器件：DSLVDS1047、 SN74LVC541A、 DS91M125
工具与软件：
我们遇到了一个具有 SN74HC74PWR 的仪器、两个 D 触发器除以两个级联计数器、第一个计数器由4 MHz 皮尔斯栅极振荡器驱动、第二个计数器输出 Q 和 Q BAR 在它们之间有3个串联电阻器。 连接到 Q 输出的等电阻器(R1=R2)各为140欧姆、中间电阻器(Rd)为47欧姆。 此芯片由+5V 的 Vcc 供电。 电阻器 Rd 上47欧姆的差分输出(LVDS)信号为1 MHz、峰峰值振幅为0.718V (718毫伏)、并联连接到4个不同的插座(CN1、CN2、CN3、CN4)。 共模直流偏移设置为+2.5V (Vcc/2)。电阻 Rd 到所有四个插座的覆铜迹线与100欧姆差模阻抗的紧密耦合差分布线。 我们考虑这样一种情况：没有 LVDS 接收器连接到四个插座(CN1、CN2、CN3、CN4)中的任何一个、流经串联电阻的电流将为 Vcc/(R1 + Rd + R2)、即5V/327ohm = 0.0152安培(15.29 mA)。 如果所有4个插座都 连接了具有120欧姆输入端接电阻的独立 LVDS 接收器(EIA/TIA-644兼容)、每个插座均连接2.5米长的双绞线电缆(差分 Zo = 100欧 姆)、所有4个插座上的连接是并联的、有效 LVDS 负载电阻 RDE (Re 47欧姆||四个120欧姆并联)变为 RDE =18.3欧姆、流经输出 Q 端子的电流将摆动- 16.76 mA [Vcc + R2 (R1 + RDE) 298.3欧姆]通过 RDE (在插座端子上以及所有 LVDS 线路接收器上的120欧姆端接电阻上)的差动峰值到电压降低到0.326V (326 mV)。 IOL 为 SN74HC74PWR 指定的(max)和 IOH (max)为+5.2和-5.2 mA。 我们的问题是、这种设计是否稳定？ 预期会出现什么样的性能问题？ 我们对此感兴趣、因为47欧姆的 Rd 与 LVDS 信号线的100欧姆差分布线阻抗不匹配、其次、我们从未看到过具有长残桩(每个 LVDS 接收器具有2.5米双绞线)并联到 LVDS 驱动器输出的 LVDS 接收器。 从电阻器 Rd 到并行插座组的 PCB 差分 LVDS 信号覆铜迹线长度大约为6cm。 共模直流电压+2.5V 还违反 针对 VID 接收器输入符合 EIA/TIA-644的要求[Vcm =+2.4V - LVDS/2、VID VID 跨 Rd 为 VOD ]、尽管 Rd 上的 VOD 信号(未连接接收器、718mV)和 RDE (连接四个接收器、316mV)保持在指定的限值|LVD|=+0.1V 至+1.0V。 此应用用于将1 MHz 时钟从主器件(主机将74HC74用作 LVDS 驱动器)分配到四个不同的传感器模块。 LVDS 接收器差分输入阈值 VTH 为100mV、因此、无论连接的是单个模块(点对点 LVDS 信号拓扑)还是多个模块(并联星型拓扑)、差分噪声容限(DNM = VOD - VTH)似乎都不是问题。
