This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPLD801:可编程滤波器(PFLT)/边缘检测器(Edet)"数据表与 InterConnect Studio 仿真器不一致"?

Guru**** 1800700 points
Other Parts Discussed in Thread: TPLD801
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1421484/tpld801-programmable-filter-pflt-edge-detector-edet-datasheet-vs-interconnect-studio-simulator-inconsistency

器件型号:TPLD801

工具与软件:

TPLD801具有 一个 宏单元、数据表(第30-31页)中指出、可以将其配置为可编程滤波器(PFLT)或边沿检测器(EDET)。  在 InterConnect Studio 中尝试将宏单元用作 Edet 时, 宏单元的仿真似乎停留在 PFLT 模式。  例如、InterConnect Studio 仿真器不会  产生窄(140.0ns 至 425.0ns)的"单稳态"脉冲(如图 和数据表第9页中指定的 A-17)打开 OUT (当 宏单元配置为"上升  沿检测"且 IN 上有上升沿输入时)。  相反、仿真器仅为 中的信号提供100.0到500.0ns 的延迟。  是否存在"数据表与 InterConnect Studio 仿真器不一致"、或者我是不是做错了什么?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Robert:

    这个宏单元被打破了,我修复了它,但修复尚未被推到一个正式版本。 该文件应在11月的第一周内正式发布。 同时、如果您需要更正此宏单元、则可以使用我的仿真文件、其中包含此处附上的修复方法:

    e2e.ti.com/.../6406.ngspice.xdt

    如果您使用此文件并将其用于替换位于以下位置的名为"ngspice.xdt"的文件:"C:\ti\interconnectstudio_1.1.0\product\source\ti\tpld\.meta\temates"(或类似目录、无论在何处安装 ICS)、这应该会修复 PFLT。

    此致!

    Malcolm

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    为以防万一、请再次检查我的最后一条消息。 我最初附上了错误的文件!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Malcolm、

    感谢你的帮助。

    我刚刚下载并尝试了您提供的文件(大约下午3:30东部时间、我在这里看到下载的文件名"6406.ngspice.xdt"、因此我在  运行仿真器之前删除了名称中的数字前缀)。  仿真器现在可以针对边沿模式="上升沿检测"生成预期宽度为指定宽度的窄脉冲、这很好。  但是、"下降沿检测"会产生反相延迟版本的 IN、而不是指定宽度的窄脉冲。  这是芯片的正确仿真结果吗、 或者我是否以某种方式获得了固定文件的旧版本?   

    Bob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Malcolm、

    1.再说一次,正如我在上面写的,你提供的文件修复了边沿模式的操作="上升边沿检测",这是好的,但 "下降边沿检测"仍然产生一个反向和延迟版本的 IN ,而不是一个窄脉冲的指定宽度。  这是芯片的正确仿真结果吗、 或者我是否以某种方式获得了旧版本的固定仿真器文件?

    2. 另一个相关问题:TPLD801 芯片是否确实有这个错误、或者这个错误是否只在仿真器中出现?  我一直假设我们要讨论仿真器错误、但我只是想确认一下(我刚收到 TPLD801 硬件评估套件和编程器套件、并打算 在我的实验练习中测试硬件设计)。  

    谢谢!

    Bob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Robert:

    抱歉、我提供了错误的文件。 器件的行为不符合此要求。 这一步应按预期工作:

    e2e.ti.com/.../2671.ngspice.xdt

    此致!

    Malcolm

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Malcolm、

    我下载了名为"2671.ngspice.xdt"的文件。 我再次对该文件重新命名、以 在替换最后一个文件并运行仿真器之前、删除文件名中的数字前缀。  仿真器 仍然会为边沿模式="上升沿检测"生成预期宽度为指定的窄脉冲、这很好。  然而,"下降沿检测"、"双边沿检测"和"双边沿延迟"结果仍然与数据表图7-17中所示的波形不同,因为  在中应用了周期= 4.0us 的方波。  似乎出现了意外的反相和脉冲极性。

    谢谢!

    Bob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Robert:

    很抱歉我在这方面的支持不到位。 我犯了另一个错误、忘记了这个模块特别使用一些额外的文件、这些文件在我之前修复错误时也进行了更新。

    请查看以下文件:

    e2e.ti.com/.../pdly.mod

    该文件位于 ngspice.xdt 文件所在目录的"子电路"文件夹中(因此、为"C:\ti\interconnectstudio_1.1.0\product\source\ti\tpld\.meta\templates\subcircuits")。

    如果这仍然无法解决您的问题、请附加您的 syscfg 文件。

    此致!

    Malcolm

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Malcolm、

    没问题。  安装新的 pdly.mod 文件后、一切看起来都很好。

    再次感谢您的帮助。

    Bob