请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SN74AVC4T245-Q1 工具与软件：
尊敬的 TI 团队：
数据表指定的 最大上升或下降速率为5ns/V
我想知道在 OE 被拉高而器件被禁用的情况下、输入信号是否仍然需要满足此要求？
在我们的当前设计中、输入信号可能不满足该 速率要求。 我们想确认是否可以通过禁用该器件来避免缓慢信号速率引起的风险。
谢谢~
工具与软件：
尊敬的 TI 团队：
数据表指定的 最大上升或下降速率为5ns/V
我想知道在 OE 被拉高而器件被禁用的情况下、输入信号是否仍然需要满足此要求？
在我们的当前设计中、输入信号可能不满足该 速率要求。 我们想确认是否可以通过禁用该器件来避免缓慢信号速率引起的风险。
谢谢~
此外、我在输入和输出端观察到这种振荡波形、我想知道为何缓慢的输入信号会引起此类振荡？
你好、Joshua：
您能给我们解释一下这个振荡是如何发生的吗？ 它与 CMOS 的特性、还是 芯片内部的逻辑有关？
我们 已经查看了这篇文章、但仍然不了解 输出振荡接近阈值背后的理论。
谢谢
