请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SN74AVC4T774 工具与软件：
大家好、团队成员：
美好的一天！
我正在使用 测试卡的第一部分 SN74AVC4T774RSVR、并希望在设计中得到澄清、
-> VCCA 的默认输出为3V3、A 部分输入默认为下拉状态(所有输入都连接在相同的信号中)。
-> OE 引脚默认下拉、所有 DIR 引脚均拉至高电平(A 部分至端口 B)
但是、直到端口 A 信号从主器件驱动为高电平、VCCB 才会提供3.3VDC。
在这种情况下、IC 在待机(信号为低电平)和运行条件(信号驱动器为高电平)下不会产生影响。
请向我提供您的见解。
此致、
Gopi。
