This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC126A:未供电时的输出行为

Guru**** 2379990 points
Other Parts Discussed in Thread: SN74LVC126A
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1461016/sn74lvc126a-output-behaviour-when-not-supplied

器件型号:SN74LVC126A

工具与软件:

您好!

如果电源电压(VCC)和输出使能(OE)未提供/处于低电平/等于 GND、SN74LVC126A 输出的预期行为是什么? 提前感谢。

此致、

Jakob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    输出将被禁用、但输出的 P 沟道 MOSFET 的体二极管会创建一条从输出到 VCC 引脚的电流路径。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    因此、如果 VCC 为低电平(GND)且在输出端与1V8之间连接了一个200k 电阻器、则体二极管不应该正确导通?

    我问的是、这正是我所面临的确切设置:VCC 和 OE 低电平/GND 以及从缓冲器输出连接到1V8的200k 电阻器。 在这种情况下、我在输出端测量大约0.4V。 但是、如果体二极管不导通、信号是如何下拉的?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我的错。 P-FET 源极连接到 VCC 引脚(在本例中为 GND)、漏极连接到输出端。 因此、P-FET 的体二极管实际上导通、这就是在本例中不是"高电平"(0、4V)时输出的原因。 感谢您的帮助。