This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CD4043B:Vdd=3.3时使能引脚 H/L 阈值

Guru**** 2482105 points
Other Parts Discussed in Thread: SN74AHC02, CD4043B, SN74AUP2G02

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1467747/cd4043b-enable-pin-h-l-threshold-with-vdd-3-3

器件型号:CD4043B
主题中讨论的其他器件: SN74AUP2G02、SN74AHC02

工具与软件:

尊敬的专家:

我想问您有关 CD4043B 的信息。

我在数据表上看到 VDD = 5、10、15V 时有数据。

但您是否会共享使能高电平/低电平 AT 的阈值 VDD=3.3V?

谢谢。此致、

Tsuyoshi

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    CD4000器件针对更高电压进行了优化。 在3.3V 时、无法保证特性

    您必须假设几乎没有噪声容限、即  VIL 接近 GND、VIH 接近 VDD

    没有其他集成的 NOR 锁存器器件、但您可以使用普通或非门来实现锁存器(例如、SN74AHC02、SN74AUP2G02)。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    因此、我可以假设室温下的 L/H 典型阈值接近0/3.3 但 无法保证。

    我的理解是否正确?

    谢谢。此致、

    Tsuyoshi

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我不假设对典型值有任何评价。 通常、开关阈值接近  VDD / 2、对于其他 CMOS 系列、 VIL/VIH 限制可确保不会出现击穿电流:0.3 × VDD  和 0.7 × VDD 。 但是对于电压为3.3V 的 CD4000、其特性极差、以至于这些值可能会更糟(但我不知道);唯一的安全值是诸如 0.05 × VDD  和 0.95 × VDD 之类的值 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您发送编修。

    我知道 Vdd=3.3V 时、没有任何关于特性的材料。

    谢谢!

    Tsuyoshi