This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVCH16244A:在安装器件的情况下提供 ESD 保护

Guru**** 2482105 points
Other Parts Discussed in Thread: SN74LVCH16244A

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1467710/sn74lvch16244a-esd-protection-with-device-installed

器件型号:SN74LVCH16244A

工具与软件:

大家好、 SN74LVCH16244A 数据表第7.2节中指出、对于"所有引脚"、元件会受到2000V HBM 保护、但我想问一个问题、当元件安装在电路板上时、VCC 引脚是否会受到保护、如下所示:如果 GND 引脚连接到阻抗非常低的接地平面、并且如果 VCC 引脚通过 I/O 引脚直接注入2kV HBM、器件仍然可以处理此问题?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    ESD 钳位的目的是将电流尖峰分流到电源轨中、而这些尖峰被去耦电容器吃掉。 VCC 和 GND 引脚直接连接到电容器、因此不需要或不具有任何内置保护。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    要展开... 即使使用外部去耦电容器、2kV HBM 放电也可能导致 VCC 引脚上短暂超出6.5V 绝对最大 VCC 规格、具体取决于电容器和布线阻抗。  这种放电情况是否会给内部器件结构带来任何损坏风险?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    第7.2节保证了所有引脚上的 ESD 等级。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的,这是我在最初的询问中所说的。 我实质上要问 TI 的问题是、如果在放电过程中超出绝对最大 VCC 值、是否有任何规定。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    内部 ESD 保护旨在处理自动组装期间发生的 ESD 事件。 这意味着器件可能未(完全)连接到电路。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kyle:

    如果超出绝对最大 VCC、则可能会损坏器件。 尽管如此、假设布局正确、外部去耦电容器会由于 ESD 而不太可能违反绝对最大 VCC。

    此致!

    Ian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我认为-0.5V 最小值也是正确的? 谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kyle:

    是的。

    此致!

    Ian