• 状态 Resolved
  • 已锁定 已锁定
  • 回复 11 回复
  • 订户 0 订户
  • 视图 501 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPLD-ICS：边沿检测器输出脉宽的问题

admin
Guru**** 2481465 points
Other Parts Discussed in Thread: TPLD1202

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1459001/tpld-ics-the-problem-of-pulse-width-output-by-edge-detector

器件型号：TPLD-ICS
主题中讨论的其他器件：TPLD1202

工具与软件：

您好！

使用边沿检测逻辑器件时发现、当检测到相应的边沿时、脉宽输出为230ns、这个值对于我当前的设计要求来说太长了。 我想知道如何减小该脉冲的宽度。

谢谢！

  • 0
    TI__Guru**** 2481465 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    简单来说、您是否在使用 TPLD1202、这是边缘检测器块？ 如果是这样、仿真工具不能精确地确定边沿检测器输出的脉冲宽度长度。 实际脉冲宽度约为20ns。

    此致！

    Ian

  • 0
    TI__Guru**** 2481465 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、LAN Graham。

    是的、我正在使用 TPLD1202的边沿检测器块。 我明白、实际测试中的脉冲宽度输出是20ns、而这个尺寸是不能改变的。

    谢谢！

  • 0
    TI__Guru**** 2481465 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Ian Graham。

    当我仍在使用延迟块时、我发现、一旦延迟时间超过输入信号的高电平时间、输出波形就会变得异常。

    这是一个：正常延迟2 μ s 的波形

    这是一个：延迟的波形 Δ t

    谢谢！

  • 0
    TI__Guru**** 2481465 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、这对于此类型的延迟块是正常的、确实反映了实际器件的性能。 在数据表中：  

    对于延迟应用、建议使用较大的计数器数据值以减小误差。 如果输入脉冲宽度短于指定的延迟时间、则该脉冲将被滤除。 该功能对于抗尖峰脉冲非常有用。

    此致！

    Ian

  • 0
    TI__Guru**** 2481465 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Ian Graham。

    好的、我明白你的意思。 关于上述两个问题、我还有一个问题要补充。 由边沿检测触发的脉冲是否仅为20ns？ 是否可以修改此值？ 当脉冲宽度低于延迟时间时清除功能是否可以关闭？

    谢谢！

  • 0
    TI__Guru**** 2481465 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    来自边沿检测器块的边沿检测脉冲始终为20ns。 滤除短路信号的延迟块不能关闭。 正如我在下面所做的那样、您可以使用 TPLD 中的逻辑和时序元素构建延迟块、但使用该方法延迟信号仍然可以滤除第一个脉冲被延迟时接收的脉冲、如仿真中所示。

    此致！

    Ian

  • 0
    TI__Guru**** 2481465 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Ian Graham

    您能给我提供一下每个模块的具体配置图吗？

    谢谢！

  • 0
    TI__Guru**** 2481465 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Ian Graham

    我已经通过您的逻辑图实施了一个超过输入信号高电平时间的延迟。 感谢你的帮助。

    谢谢！

  • 0
    TI__Guru**** 2481465 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Ian Graham

    如果我想使用其他逻辑器件来实现延迟、那么我的总体逻辑资源将不够用。 我想问一下、是否可以使用延迟块实现延迟时间高于输入信号高电平时间的延迟操作。

    谢谢！

  • 0
    TI__Guru**** 2481465 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    不可以、无法仅使用延迟块来实现延迟。 如果您将您的设计发送给我、或者告诉我您未在使用哪些模块、我可以尝试用您留下的内容设计一个延迟电路。

    此致！

    Ian

  • 0
    TI__Guru**** 2481465 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Ian Graham

    我已经解决了资源不足的问题。 非常感谢您的答复。

    谢谢！