请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：SN74LVC573A-Q1 工具与软件：
大家好、我正在尝试确定是否需要在我的设计中降低 LE。 该计划是将 电路板上的 OE 拉高、然后在功率达到稳定状态后将其驱动为低电平、此时 LE 也将变为低电平。 然后、锁存器将保持非活动状态、直到有命令发送输入值并将其锁存。 所有输入都将被下拉。 那么、我的问题是、LE 是否也应该下拉？ 显然、当输入准备好锁存时、LE 将为高电平脉冲。 我只是在尝试确定我是需要将电路板上的 LE 拉低、还是在加电足够后将其驱动至低电平。
