This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74LVC573A-Q1:串联锁存器之间的下拉电阻

Guru**** 2481465 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1476710/sn74lvc573a-q1-pull-down-between-series-latches

器件型号:SN74LVC573A-Q1

工具与软件:

我的设计涉及到连接这些串联的锁存芯片中的2个(即、一个芯片的输出直接进入到第二个芯片的输入)、进入第一个芯片的输入全部被下拉、但我的问题是这两个芯片之间的线是否需要被下拉。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Liz:

    由于它是一个三态器件、因此如果第一个器件的输出一直被禁用、则需要下拉两个器件之间的线路。

    此致!

    Ian