This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LSF0108:?LSF010x Δ t 的 Vref_B 的确切电压

Guru**** 2481465 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1477745/lsf0108-what-s-the-exact-voltage-of-vref_b-for-lsf010x

器件型号:LSF0108

工具与软件:

几乎所有 LSF010x 数据表、TVC 系列器件数据表和相关应用手册(例如 scea060 - TXS、TXB 和 LSF 自动双向转换器的偏置要求.pdf)都说、该设计应保持 Vref_B 比 Vref_A 高0.8V 众所周知、Vref_A 可以连接到特定电压、但是 Vref_B 是通过200k Ω 电阻器连接到 VDDREF、而不是直接连接到 VDDREF、所以问题如下:

Vref_B 的确切电压值是多少?

如何确认 Vref_B 的电压比 Vref_A 高0.8V? 如何计算  Vref_B 的电压?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    确切的电压取决于内部 MOSFET 的栅极阈值电压、制造差异可能相当大。 典型值约为0.6V

    EN 和 Vref_B 都连接到200 kΩ 电阻器的偏置电路使用负反馈、确保 Vref_B 处于正确的电压、无论它处于何种可能的电压。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    确保 Vref_B 的电压正确

    如何理解这里的"正确电压"?

    那么这个所谓的  "正确电压"的成就是什么呢?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    EN 引脚恰好处于高于 Vref_A 的栅极阈值电压、可确保所有输出电压被钳位在 Vref_A

    请参阅 [常见问题解答] LSF 转换器如何工作?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    除了 Clemens 的响应外、Logic Minute Videos 还有助于更详细地介绍操作:www.ti.com/.../understanding-the-lsf-family-of-bidirectional--multi-voltage-lev.html

    此致、

    插孔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Jack:

    所以我可以得出结论: 下面用于基准晶体管 FET 的连接方法 最终定义并确定了 VBIAS=VREF+Vth、右侧?Ω

    PS:

    参考晶体管 FET 的连接方法--

    1、Vref_A 连接到恒定电压、该恒定电压比 VCCB (VDDREF)低1V

    2、Vref_B 直接连接到 Gate/EN (参考晶体管 FET 栅极直接连接到漏极)、然后通过200k Ω 连接到 VCCB

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    有。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Clemens:

    我对这款针对 TVC 和 LSF 系列的偏置电路有一定的了解。

    根据以下偏置电路、关键的理解 点是、只要 VREF 小于 VDDREF-Vth (VREF<VDDREF-Vth)、基准 FET 就必须处于导通状态。

    让我证明--我们可以先假设  基准 FET 在 VREF 小于 VDDREF-Vth 时关闭、然后由于没有电流路径、没有电流流流过上拉电阻器、因为基准晶体管已经关闭了、因此 VGATE 必须等于 VDDREF、即 VGATE=VDDREF。 因此、Vgs=VG-Vs=VGATE-VREF=VDDREF-VREF>Vth 、因为 VREF<VDDREF-Vth、因此  基准 FET 将处于导通状态、这与之前的假设相矛盾。

    所以有一个基本的结论--  只要 VREF 小于 VDDREF-Vth (VREF<VDDREF-Vth)、基准 FET 就必须处于导通状态。

    这个结论完全基于以下连接方法和 VREF<VDDREF-Vth。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    各位好!

    因此有一个基本结论--  只要 VREF 小于 VDDREF-Vth (VREF<VDDREF-Vth)、基准 FET 就必须处于导通状态。

    是的、如果 VREF 断电且处于0V 时、也会考虑到这一点、 因为 FET 仍处于导通状态、漏电流仍将流入 A 侧。 该漏电流通过(VREFB- VREFA)/ 200k Ω 确定。  

    此致、

    插孔