[参考译文] DRV8353RH-EVM：nFAULT 具有20us 拉低电平、它是哪种保护？

您好：

我同意在此器件上看到 nFault 拉至低电平并持续20us 是异常情况。 由于您使用的是硬件版本、因此预计时间为8ms。

根据实际情况、它只报告故障、然后在不影响器件运行的情况下将其清除。 这是正确的吗？ 或者、当 nFault 为低电平时、会对输出产生任何影响？

可能已触发过热保护？ 在看到此情况时、您是否检查了器件的温度？

谢谢您、

Joseph

您好、Joseph：

当 nFAULT 拉至低电平20us 时、我可以听到电机存在一些爆震噪声。

我想 PWM 输出也会同时停止。

我使用风扇来冷却 EVM 的温度、MOSFET 的温度低于60°C。我认为 IC 尚未达到过热保护。

您好：

我理解、感谢您提供的信息。

您是否会提供更多波形、以便我进一步调试？

下面是我想检查是否一切正常的情况：

故障发生时 INA、GLA、SHA 和 nFAULT 的波形。

谢谢您、

Joseph

您好、Joseph：

很抱歉让你等了这么久。

请参阅下面的波形。

C1：nFAULT、C2：INLA、C3：GLA、C4：SHA

pic .1

C1：nFAULT、C2：INHA、C3：GHA、C4：SHA

 pic .2

如果您有其他波形、敬请告知。

您好、Sky：

感谢您分享波形。

我认为这可能是一个 VDS 故障、因为您提到它在高负载下发生。  

是否可以更改电阻器以将 VDS 引脚设置为配置更高的 VDS 值？

我想看看此更改后问题是否仍然存在。

谢谢您、

Joseph

您好、Joseph：

我只将 EVM 上的 Rshunt 从0.007更改为0.0035 Ω、并使用风扇进行冷却以增加功率。

当 nFAULT 拉至低电平时、只有 B 相的 Vgsh 波形异常。

VgslA/B/C 和 VglA/C 正常。

C1：nFAULT、C2：Vgsl、C3：Vgsh、C4：Iphase

 (放大)

然后在六个 MOSFET 的 GS 侧增加1 000pF ,负载可以增加约20%。

然后我将 VDS_OCP 从0.2V 增加到0.4V、20us 故障不会再次显示。

 VDS_OCP 似乎已触发、但我有两个问题。

1、根据下面的波形、Vds 仅为0.11V、远于0.2V。

是否可以触发 VDS_OCP？

VDS = 27.6A (C4：IPHASE_PEAK) x 4m Ω(CSD19532Q5B Rdson)= 0.1104V

C1：nFAULT、C2：Vgsl、C3：Vgsh、C4：Iphase

如果触发了 VDS_OCP、为什么拉低电平时间周期是20us 而不是8ms？

您好、Joseph：

感谢您对问题1的回答。

关于问题2的答案、PWM 周期为50us、为什么 nFAULT 在下一次高侧导通时不恢复？ 为什么在 nFAULT 拉低之前高侧尽快导通8次？