This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DRV8329:电路未工作、nFAULT 被置为有效。

Guru**** 2439560 points
Other Parts Discussed in Thread: DRV8329

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/motor-drivers-group/motor-drivers/f/motor-drivers-forum/1531353/drv8329-circuit-was-not-working-and-nfault-was-asserted

器件型号:DRV8329

工具/软件:

尊敬的专家:

我的客户端目前使用 DRV8329、当电路在没有负载的情况下上电时、MCU 提供驱动信号、但器件无法运行、nFAULT 引脚保持被拉至低电平。 经过调查后、禁用 VDS 过流保护功能(通过使用 100kΩ 电阻器将 VDSLVL 连接至 GVDD。) 允许器件恢复正常运行。  

测试后、MOSFET 开通时间约为 500ns、负载电流为 0。 我想知道

1.导致 nFAULT 引脚持续被拉低的原因。

 2.目前、禁用 VDS 过流保护可以让电路恢复运行、但会失去过流保护功能。 如何改进这一点?

下面是一些原理图:

VDSLVL

驱动电路

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Longbiao、

    感谢您的提问。 我会在一周结束前回复您!

    谢谢、
    Joel A. A. A.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Longbiao:

     

    感谢您的耐心! 以下是我对客户问题的回答。

     

    为什么他们的 nFAULT 引脚保持被拉低?

     

    通常、此器件中的 nFAULT 会从低电平开始、直到在规定的时间范围内满足某些唤醒参数。 由于有几种故障会阻止 nFAULT 变为高电平、因此我需要查看一个包含时序的示波器、以便缩小出现这些故障的可能原因。

     

    为什么禁用 VDS 过流保护会使器件恢复正常运行?

    对于我们的 DRV8329、通过 100 千欧电阻器将 VDSLVL 连接至 GVDD 来禁用 VDS(和 VSENSE)过流保护、从而有效地将 VDS 过流阈值 (VDS_OCP) 提高至大约 4.2V。

     

    如果它们在这种状态下的 nFAULT 为高电平(并允许正常运行)、可能意味着以下之一:

    • 从而它们的基本配置(使用较低的 VDSLVL)会触发 VDS_OCP。
    • 以使其基本配置触发阈值设置为 0.5V 的 VSENSE、然后会触发 SEN_OCP。

     

    了解它们通过 FET 观察到的电流(与预期的电流相比)会很有用。 另外、他们能否澄清一下电路“无负载“上电的含义?

     

    谢谢、

    Joel A. Adejola