Other Parts Discussed in Thread: DRV8425, DRV8424
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： DRV8425
主题中讨论的其他器件： DRV8424
您好：
我正在设计一个电路板、其中包含连接到 AMD Artix FPGA 的 DRV8425 步进驱动器。 在设计审查后、AMD FAE 提出了两个关键问题、建议我们与 TI 电机驱动器专家进行验证。 非常感谢您的见解。
我们的设置：
FPGA：AMD Artix、3.3V LVCMOS I/O 组。
电机驱动器：DRV8425（VM = 12V，直接来自电路板输入）。
连接：FPGA I/O 引脚（STEP、DIR、M0/M1 等）直接连接到 DRV8425 控制引脚。
需要验证的具体问题：
1.电源排序风险：
DRV8425 的 VM 连接到 12V 输入电源轨、用于驱动步进电机、并在系统上电期间在 FPGA 的 3.3V I/O 电源轨之前变为活动状态。
问题： 此上电序列是否会导致电流注入或损坏 FPGA 的 3.3V I/O 引脚？ 如果是、建议采用的缓解措施是什么？
I/O 电压电平兼容性：
DRV8425 数据表提到其控制逻辑使用二进制/ tri 电平/四电平逻辑、其内部控制逻辑由 5V DVDD 供电。
问题： 考虑到 DRV8425 的内部 5V 逻辑电平、使用来自 FPGA 的 3.3V 信号直接驱动 DRV8425 的控制引脚（M0/M1、DIR、ENABLE、DECAY0/1、TOFF 等）是否安全且在规格范围内？
也许这些都不是问题、但我们需要您的反馈来确认。
提前感谢您的帮助。
