[参考译文] DRV8340-Q1：GLx 瞬态电压/时间额定值

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号： DRV8340-Q1

大家好！

给定的波形、其中

您认为高侧关闭时 GLx 上的短暂电压偏移至~–1V 是个问题吗？

栅极驱动器到栅极驱动器的布线长度约为 1.3 英寸、宽度为 16mil。为了实现低阻抗、布线应靠近其返回路径布线。

相位本身看起来很干净、因此我猜这似乎是高侧栅源电容拉低侧栅漏电容产生的影响吗？尽管这仅显示电流正在通过相位似乎有点奇怪。

这里栅极驱动器的布线更短/更宽会有所帮助吗、或者这是栅极驱动强度问题吗？或两者的组合？

我知道 GLx 指定为–0.5V、但这是连续电压额定值。担心这个–1V 的短瞬态是不是有原因？

我们确定、由于输入电压范围（最小值，典型值和最大值）、在每个 IDRIVE 设置中、IDRIVE 0xC（在此处使用）是我们愿意为这些 FET 实现的最低值。死区时间裕度而增加。我想知道是否需要在栅极上添加串联电阻器以实现更精细的控制。

希望您能提供一些见解。

此致、

Joey

0 admin 5 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Joey：

这与我无关、瞬态在大约~50ns 时非常短、除非是在低电流测试中。

这个波形是否来自满载运行？我想知道负尖峰会如何看待较高的电流。但如果这是来自满载测试、我就不会担心。

在设计阶段、您可能会使用外部电阻器优化 IDRIVE、还可以通过更宽的布线方案来减小 GLx 布线上的电感、但瞬态非常小、我预计这不会在运行期间导致问题。

尽管我要说的是、栅极导通~100ns 非常快、但我在高侧栅极上看不到任何振铃。通常、我们建议导通约为 200ns 至 250ns、以更大限度地降低瞬态尖峰。

如果您在运行期间没有看到任何问题、我认为波形看起来可以。

谢谢、

Joseph

0 admin 5 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Joseph、感谢您的答复。

这是在大约一半的电流下发生的。我再次在运行期间允许的最大电流下进行了测试、该电流约为 10A。

瞬态增加到–1、35V、但一般波形保持不变、持续时间也相同。

由于我们还有其他 PCB 问题需要解决、因此我们将确保对驱动器电路给予一些额外的注意、并优化开关时间。

感谢您的见解、

此致、

Joey

电机驱动器（参考译文帖）(Read Only)