[参考译文] DRV8889-Q1：DRV8889A-Q1 SPI 要求

您好：Junho、

感谢您通过此论坛联系我们。

项目符号行存在拼写错误。 此问题目前正在修订中、将会修复、如下所示。

• nSCS 引脚应在至少 500ns 的时间内处于高电平 t (HI_nSCS)、即帧之间低电平有效之前的 nSCS 最短高电平时间。

您能否解释这两个阴影术语之间的区别以及如何应用它们？  [/报价]

它们是相同的。 表规格是正确的值。 请参阅下面的。

此外、我想知道 nSCS 引脚的电容值。

典型值为 5 pF。  

此致、Murugavel  

[/quote]

感谢您的详细答复。 这是非常有帮助的。

HI_nSCS 的 1us 持续时间是否始终适用于读取和写入周期？ 由于我们的应用需要高速数据交换、因此我们希望确定读取和写入的绝对最短周期时间。

您好：Junho、

HI_nSCS 的 1us 持续时间是否始终适用于读取周期和写入周期？

是的、正确。 无论读取还是写入事务如何、它都适用于每个 SPI 帧。 谢谢你。

此致、Murugavel  

嗨、Murugavel

正如您在随附的波形中所看到的、CS 信号的压摆率非常慢。

我们将解决这个问题、但我想先讨论一些问题。

如波形所示、CS 引脚需要大约 2.45us 的时间才能达到 1.5V、这是逻辑高电平识别的阈值。

我们已经验证了连续的 SPI 读取功能正常、帧之间的间距为 2.5us。

理论上、我们预计所需的帧间间隔为 3.45us（2.45us 上升时间到 1.5V 加上 1us t_HI_nSCS 要求）  。 然而,我们发现,通信在 2.5us 是完美的。

您能否解释一下为什么尽管低于这个计算的阈值、它仍能正常工作？

您好：Junho、

如波形所示、CS 引脚需要大约 2.45us 的时间才能达到 1.5V、这是逻辑高电平识别的阈值。

我们已经验证了连续的 SPI 读取功能正常、帧之间的间距为 2.5us。

理论上、我们预计所需的帧间间隔为 3.45us（2.45us 上升时间到 1.5V 加上 1us t_HI_nSCS 要求）  。 然而,我们发现,通信在 2.5us 是完美的。

您能否解释一下为什么尽管低于这个计算的阈值、它仍能正常工作？

数据表中的 SPI 时序规格适用于 VM = 4.5V 至 45V 和 TA = –40°C 至 +125°C 的整个工作条件 。 THI_nSCS 可能会更接近最低工作电压和最低工作温度下的最低规格（随着时间的推移，不同生产批次的限值为 6 Σ）。 在 25°C 中 、您可能会观察到工作 THI_nSCS 比最小规格短得多。 数据表建议保持指定的最小值、以确保在所有条件下都能正常运行。  

nSCS 的上升沿是开始内部寄存器写入锁存操作的数字边沿。 nSCS 较慢的上升时间可能会影响锁存操作、因为该引脚不仅是基于电平的输入。 因此、确定这个上升时间很重要。 控制器的 CS (nSCS) 通常具有较短的上升和下降时间。 您是否包含串联的 RC、对上升时间有什么影响？ 控制 GPIO 的路径中不得有 RC、几百欧姆的小型串联电阻器可以用于短路期间的电流限制。 谢谢你。

此致、Murugavel  

感谢您的反馈！ 我们确定了缓慢上升时间是由弱上拉配置引起的。 我们目前正在采取措施增强电路（加强上拉电阻）以解决此问题。

在 SPI 时序方面、写入命令的内部锁存/处理时间是否长于读取命令所需的时间？ 我们希望确认、“写入“操作是否具有更严格的帧间延迟要求。

您好：Junho、

感谢您的反馈！ 我们确定了缓慢上升时间是由弱上拉配置引起的。 我们目前正在采取措施加强电路（加强上拉电阻）以解决此问题。

我懂了。 感谢您的澄清。

关于 SPI 时序、写入命令的内部锁存/处理时间是否长于读取命令所需的时间？ 我们希望确认“Write“操作是否具有更严格的帧间延迟要求。

不、它们没有什么不同。 相同的规格适用于读取和写入操作。  

此致、Murugavel