[参考译文] DRV8332：PVDD 泄漏电流

Daisuke 您好，

这似乎与数据表中的规格一致。 您正在测量的是 SPEC IPVDD_X (PVDD 闲置电流)，在数据表中，400kHz PWM 频率和 PVDD = 50V 时，每半桥的电流通常为0.7mA。 由于这是一个非常低的 PVDD 值，泄漏电流应小于每半桥0.7mA。  

不幸的是，我们没有 IPVDD 与 PVDD 的特征曲线，所以当 PVDD 为12伏时，我无法确认 IPVDD_X 的正确值，但较低的值与我的预期一致。  

谢谢，
亚伦

你好，Higa-san

是的，PVDD 是每个半桥的电源，由外部供电。 它不应连接到 GND。 我们没有针对这种情况的泄漏电流规格。  

谢谢，
亚伦

是否要将 PVDD 连接到 GND？ 发生这种情况的唯一方法是，如果集成 FET 中有内部直通电流，如果 PCB 设计良好，且在输出_x 路径中没有增加电感，则应降低该电流。 由于当前路径不适用于 out x，因此不应有电流流动的当前路径，因此这不会影响驱动器中的门开关。  HS 和 LS FET 之间也插入了很小的死时间，因此不应存在通过电流射向的风险。  

如果有任何问题，过电流保护应保护设备在直射条件下的安全，并保护内部 FET 的 Hi-Z -这意味着唯一的漏电流路径是已经测量的 PVDD 路径。  

谢谢，
亚伦

Higa-San，您好！

是的，您是正确的，这是 PVDD 的正确泄漏电流路径。 由于引导电容器提供浇口驱动电流，并且 PVDD 没有其他依赖性，因此不应存在其他泄漏电流路径。

谢谢，
亚伦

Daisuke 您好，

我们可以在 DRV8312 EVM 上支持此测试。 我可以在本周结束前为您提供结果。  

谢谢，
亚伦

Daisuke-San，您好！

今天我在实验室中找到了 DRV8312EVM，但今天我没有时间进行测试。 我将于星期一在实验室中首先进行测试，并于星期一向您提供测试结果。  

谢谢，
亚伦

Daisuke-San，您好！

由于 GVDD = 12V，我捕获到从 PVDD 到 GND 的电流约为1.2mA。  

谢谢，
亚伦

Daisuke-San，您好！

我只能使用 EVM 上 PVDD 引脚中的 DMM 测量电流。 它可能来自 PVDD_x (每个相的 PVDD 引脚0.4 mA)，但我无法具体测量 EVM 上的每个电流。 我没有测试特定引脚的工作台能力。  

我发现了一条与客户所要求的内容完全相同的旧线程： https://e2e.ti.com/support/motor-drivers-group/motor-drivers/f/motor-drivers-forum/307780/drv8332---leak-current-from-vdd-gvdd-pin-to-pvdd-pin

由于数据表中没有电源关闭序列，因此可以通过以下方法消除漏电流：

-在 PVDD 之前卸下 GVDD
-设置 reset_x =1和 PWM_x =0以屏蔽泄漏电流

谢谢，
亚伦