• 状态
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 911 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DRV8302：DRV8302 nFault问题

admin
Guru**** 2350610 points
Other Parts Discussed in Thread: DRV8302, DRV8301
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/motor-drivers-group/motor-drivers/f/motor-drivers-forum/613292/drv8302-drv8302-nfault-issue

部件号：DRV8302
主题中讨论的其他部件： DRV8301

大家好，

一位教授问：

"我正在开发BLDC电机驱动器，我正在使用DRV8302作为栅极驱动器。 我根据设备数据表，使用webbench_design在线应用程序为内部降压组件确定了所有外部组件的尺寸。 我现在面临以下问题，

我注意到当EN_GATE引脚设置为高时，nFAULT引脚会变低。 它大部分时间都能完成，但并非总是如此。 我已经检查过DRV8302数据表。 它表示，如果GVDD过压，PVDD，DVDD，GVDD欠压，外部FET过载和温度过高，nFAULT将会降低。 现在，外部FET不会因电动机断开而过载，也不存在温度过高的原因。 此外，nOCTW也很高。
无供电电压不足。 关于驱动程序的内部电平，它们仅在EN_gate设置为HIGH (在本例中，nFAULT变为LOW)时生成，并且它们似乎不超出其最大和最小范围。 如何解决？ "

e2e.ti.com/.../SmallA_5F00_Board.pdf

有人能帮我解决这个问题吗？ 我附上了所产生的板(仅DRV层)的原理图设计和部分布局。

提前感谢您的参与。

 

  • 0
    TI__Guru**** 2350610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Kaushuh，

    请参阅以下文章： e2e.ti.com/.../96.6969万 此文章也适用于DRV8302。

    如果这不能回答您的问题，请提供更多详细信息：
    nFAULT低电平需要多长时间？
    nFAULT是否保持低电平？
    您能否捕获AVDD，DVDD，GVDD信号以确保所有稳压器电压都在容差范围内？

  • 0
    TI__Guru**** 2350610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好，这是我。 顺便说一句，不是教授，而是博士生。

    回答您的第一个问题时，只要EN_gate保持高，nFAULT引脚就会变低。 如果将EN_GATE设置为LOW (低)，则nFAULT通常会再次变为HIGH (高)(尽管并非总是如此)。

    下面是您要求的屏幕截图，虽然是意大利语，但看起来很容易理解。 请告诉我有什么不清楚，EN_gate信号是绿色/灰色的：

    en_gate与AVDD

    en_gate与DVDD

    EN_GATE与GVDD

    en_gate与nFAULT

    en_gate与PGND

    en_gate与PVDD1

    en_gate与PVDD2

    正如所说，他们是容忍的，周围没有短裤。 而且Buck reg工作正常。

  • 0
    TI__Guru**** 2350610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我还必须说明，在我发送的示意图中，DRV8301表示。 虽然我使用的DRV8302与DRV8301占用空间相同。 所有引脚都应正确连接。 我还用0欧姆的电阻替换了M_OC和M_PWM的上拉电阻，并在我遇到第一个问题后将R_DTC =50kOhm，但id没有解决任何问题。

    我用一个3V微控制器来控制DRV。

    当EN_GATE变高时，nFAULT变低，即使对INH_X引脚应用了PWM，也没有信号到达 MOSFET的栅极。 这种情况大多数时候都发生。  有时，由于微控制器将进入重置状态，EN_gate开始以大约180Hz的频率切换(尽管微控制器将其设置为高)。

    本文档中有顶部和底部层。

    e2e.ti.com/.../Final-Artwork-Prints.pdf

  • 0
    TI__Guru**** 2350610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好Libero：

    如果EN_GATE切换为低电平，请在此期间检查DVDD和AVDD信号。 其中一个或两个都可能折叠。

    布局没有什么问题。 在设备下方传输的信号是否有焊料保护？
  • 0
    TI__Guru**** 2350610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Rick，感谢您的回复。
    当EN_GATE切换为低电平时，DVDD和AVDD都将变为低电平，nFAULT引脚再次变为高电平。 他们大多数时候都是这样做的。 我注意到，切换EN_gate针脚几次后，在某个点它们仍然很高。 在这种情况下，nFAULT引脚 将保持低电平 ，直到我关闭并重新打开主板。

    自由

  • 0
    TI__Guru**** 2350610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好Rick，您对问题的原因有什么想法吗？ 我已经回答了您提出的问题。 对于在设备下方传输的信号，它们不受焊接的影响。
    此致
    自由