[参考译文] DRV8424：DRV8424设计

您好、William、

我建议逐引脚浏览数据表、以查看是否将引脚保持在高 Z 状态适合您的设计。 在许多情况下、您将无法访问器件已实现的任何功能、例如衰减模式选择、电流限制阈值、 低功耗睡眠模式和高 Z。确定这是否是系统可接受的最佳方法是通过设计中的每个引脚、查看高阻抗状态是否适合您的电路 而不是简单地将其保持浮动。 例如、对于 TOFF 和电路、我们可以看到衰减时间为24us。 此特定信息可在6.5节的数据表中找到。 我将推荐的一个指导是、您还应阅读针对每个引脚的建议、例如、需要在 CPH 和 CPL 之间有一个电容器、以便电荷泵有效工作、 其尺寸也可在表5-1的数据表中找到。  

最棒的

Pedro Arango Ramirez

尊敬的 William：

这个电路原理图对我来说是完全可行的：

• nFAULT 被正确上拉至5V
• 假设隔离器是稳定的、则 Vref 设置为3V、从而根据数据表的第8.2.2.2节提供2.3A 的跳闸电流
• CPH 和 CPL 正确连接在一起
• nSLEEP 连接到逻辑高电平、因此它永远不会进入低功耗睡眠模式
• 连接至5V 的衰减引脚将为低衰减
• 所有输入均通过 PWM 进行连接 、但这是很好的  

从技术上讲、一切看起来都很好、但我要强调的是、为了使其正常工作、您需要具有支持 PH/EN 和 PWM 输入的器件型号。 这将是 DRV8424E。 如果您尝试对仅具有 STEP/DIR 的器件执行此操作、则不起作用。  

最棒的

Pedro Arango Ramirez