[参考译文] DRV8353R：电机 RPM &gt 时电机抖动问题；电机最大 RPM 的90%

这里是一些占空比异常(信号是高侧栅极上的 Vgs)的示波器截图、我们认为这与电机抖动/控制丧失相一致。 我希望占空比以正弦方式缓慢上升和下降。 在下面的屏幕截图中、占空比似乎快速变化、然后恢复到更预期的范围。

您好、Drew、

感谢您在 E2E 论坛上发帖。 让我看看明天，12/17/20，我能不能给你一个答案。

最棒的

Cole  

您好、Drew、

您使用的是 C2k、Instaspin FOC、对吧？ 本质上、我将尝试弄清楚您是否拥有控制(或 INX 信号)。 假设 INx 与您发布的 VGS 信号相匹配、则这意味着算法决定降低器件的速度。 这不会是 DRV835x 问题、我们可以更详细地介绍该算法。 如果是有意减小电流、它听起来几乎像是某种电流限制、但如果不是有意减小电流、则可能是感应问题。

如果 INx 与 VGS 不匹配、那么这是一个 DRV835x 问题、其中信号未正确转换、这是我在 DRV835x 上下文中从未见过的问题

最棒的

Cole

Cole、

是的、我们实际上使用 的是 DRV8353RS-EVM 附带的同一顶部驱动器板。 我们还使用了 DRV8353Rx GUI、对 project_5b motorware 固件进行了一些细微的修改。 如果我们在实际的 DRV8353RS-EVM 上运行相同的固件、将库存的7m Ω 分流电阻器替换为1.5m Ω 电阻器、则我们看不到这个问题。 似乎是与导致问题的自定义硬件相关的东西。 我也可以尝试在 Instaspin 论坛中交叉发布此内容。  

在 C2000论坛中发帖

您好、Drew、

感谢您的验证。  

我不是很熟悉他们如何实现算法、但我很确定他们的软件项目需要有关硬件的信息来扩展 DRV8353的电流感应放大器(即主干 FOC)的输出。

无论采用哪种方法、我认为 C2k 团队更好地处理这一问题、因为它非常清楚、控制是决定改变 INx (以及随后的 GHx 和 GLx)行为。  

因此、我将关闭这个线程、让 C2k 用户知道您在这里发布、并让他们在必要时将我再次循环到您所做的另一个线程上。

谢谢、

Cole

Cole、

在 C2000论坛中发帖

我现在在 C2k 团队工作了相当长的一段时间。 此时、我们已将问题缩小到电机控制在扭矩控制模式下工作正常的位置、前提是 PWM 的 USER_MAX_VS_MAG_PU 保持低于0.57 (100%占空比)。 每当我们尝试进入大于0.57的过调制时、我们都会立即看到 GDF 故障跳闸、并且大约90%的时间会对 DRV8353造成永久损坏。 我越来越担心这个问题与电压或电流反馈信号无关。 我们已经对这些进行了大量研究、并一直在使用额外的 PWM 通道在 ADC 中输出电压和电流的原始值、而波形看起来都很好。

DRV8353器件的性能是否存在某种问题、在特定高侧 FET 的"导通"时间超过某个阈值时会导致故障。 当过调制高于0.57时、开始出现100%占空比的连续 PWM 周期。 低于该值时、始终有一段时间处于关闭状态。

下面是我们正在使用的 FET 的数据表链接(两个并联)：

www.infineon.com/.../Infineon-IAUT300N10S5N015-DS-v01_00-EN.pdf

此致、

您好、Drew、

这是我的假设、可以随意更正任何内容、因为有很多信息需要跟上。

• 您已对 EVM 使用相同的算法、但在过调制中没有问题
• 您可以"自定义"电路板更改 FET 并使其并联、从而通过扩展更改布局
• 在过调制高于100%之前不会出现问题、过调制会将电流推高(和速度)
• 症状是栅极驱动故障、DRV 损坏、可以更换以"修复"电路板
• 没有一致的相位、引脚或桥臂损坏、其分布在全部3个引脚之间

根据这些假设、这听起来像是过调制会由于布局和设计中的寄生效应而导致一些更大的电压尖峰。 然后、栅极驱动器故障将成为症状、因为尖峰会导致栅极在器件内与源极短路、这将不允许 FET 的栅极在短路后打开。

您可以尝试测量高侧和低侧的栅极和源极波形、以确认这可能是原因。 否则、您可以尝试使用这些方法来查看问题是否消失、这在本质上是一种实验方法。

• 切断一些布线、并在每个并联 FET 前面添加小型(3-7 Ω)栅极电阻器(如果您还没有)
  • 布局中不匹配的 LC 和 FET 栅极电容会导致并联 FET 的两个栅极之间出现振铃、因为电流从 Gxx 引脚流向为 FET 的栅极充电、然后在两个栅极之间产生电荷反弹
• 降低栅极驱动电流、并查看是否有更多裕量、直至损坏增加
  • 理论认为、如果您没有更改 EVM 的默认栅极驱动电流、则不应高于600mA。 如果您超过该值、则一定要降低该值。

• 尝试在 SPx 和 VDRAIN 之间添加一个100nF 至1uF 的电容器、以减少负尖峰

请告诉我这是否有任何帮助。

最棒的

Cole

Cole、

您的假设均正确、但以下说明除外：

• 现在、我们已移除并联的第二个 FET、以尝试和简化操作。
• 我们还从1.5m Ω 分流器升至7m Ω 分流器、以尝试更好地匹配 EVM 规格。
• 我们目前正在为 DRV 使用600mA 灌电流/300mA 拉电流。
• 我们通常不会看到 FET 受到任何损坏、只会以 GDF 故障的形式损坏 DRV 部件、该故障将无法清除、如果禁用该部件、则不会输出正确的栅极驱动信号。

您所谈论的负面尖峰是我们在下面看到的吗？ 在运行时获取的波形识别在上、但电机尚未旋转。 即使电机不旋转、我们也会在每个 PWM 脉冲上看到电流反馈信号的尖峰。 当您说 VDRAIN 时、您是指电池/电源电压吗？ 我认为这就是您将 VDRAIN 称为 EVM 原理图的内容、或者您是说连接到低侧 FET 的漏极、也称为相电压输出吗？

现在、对于单个 FET、我们将0欧姆电阻作为栅极电阻器、如 EVM。 增大这些值是否有助于软化栅极驱动器？ 在传统设计中、我们会这样做、但我的理解是 DRV 负责限制进出栅极的电流。 您还会提到"布局中的 LC 不匹配和 FET 栅极电容"。 我们是否应该针对特定的布线电感和电容值来匹配我们选择的 FET？

您好、Drew、

现在、我们已移除并联的第二个 FET、以尝试和简化操作。

了解一下、如果您可以切断通向第二个 FET 的走线、以减少由于残桩而导致的任何阻抗失配、这将有助于减少任何寄生效应。

您所谈论的负面尖峰是我们在下面看到的吗？  

当 PWM 栅极信号从高电平转换为低电平时、通常会发生负尖峰、导致相位节点执行相同的操作、因此信号应是 GND、负尖峰会低于 GND、从而超出栅极或源极的负绝对最大规格 (或差分栅极-源极)规格。

因此、该波形不适用。 但它看起来很嘈杂、可能会提示您的布局或其他东西的状态。

当您说 VDRAIN 时、您是指电池/电源电压吗？ 我认为这就是您将 VDRAIN 称为 EVM 原理图的内容、或者您是说连接到低侧 FET 的漏极、也称为相电压输出吗？

抱歉、我指的是高侧 FET 的漏极(其走线应连接到 DRV 的 VDRAIN、并且通常与电池电源处于同一节点)与低侧 FET 漏极源极相连 (位于检测电阻器上方或 FET 上、迹线将在此处流到 SPX 引脚)。 我只是想强调电容器的连接位置。

DRV 负责限制进出栅极的电流

是的、这是 IDRIVE 的用途、通常情况下、栅极电阻器也是如此。

在并联情况 下、第一个 MOSFET 导通、当它开始导通时、它将在源极节点上引起快速电压摆幅。 该电压可能通过另一个 MOSFET 的寄生栅漏极电容耦合、并在共享栅极连接上导致电压尖峰。 当 MOSFET 快速导通和关断时、这可能会导致栅极线路上出现振荡、并最终损坏栅极驱动器或 MOSFET。 这就是并联 MOSFET 中的串联电阻器很重要的原因。 当电荷进入第一个 FET 导通的栅极时、电荷最终会在栅极之间来回跳动、而 DRV 无法控制这种情况。

我们是否应该针对特定的布线电感和电容值来匹配我们选择的 FET？

不是真的、就是你能做到的最好的。 下面是一个有关我们定义为良好布局的应用手册：  

最棒的

Cole

编辑：已更正电容器位置

您好、Drew、

很高兴听到事物朝着正确的方向发展。

至于滤波器、在 SPX 路径中放置电阻存在一些真正的问题。 如图32 (栅极驱动器方框图)所示、SPX 引脚充当存储在栅极中的电流的返回路径、该电流会在低侧关闭时释放(或灌入)到源极引脚。 与 DRV8343-Q1类似的器件具有与传感线路分开的专用引脚、而感应线路不会产生这种交互。

这并不能保证它不起作用、我们只需注意、添加封装并使低侧栅极驱动灌电流流经电阻器不会向系统中引入任何其他振铃。 因此、只要有空间、就需要进行一些测试、更好的做法是、将现有的电路板重新装回并进行测试。

如果它正常工作、只要您确保这些电阻器小于1k 欧姆、那么两个电阻器之间的不匹配不应对增益或增益误差产生太大的影响。 您实际上只需要 R25、R26和 C17、因为 R106和 R108等效器件已在器件内部(因为它们只会增加增益、而不是输入滤波)。

请随时向我们发布最新动态、我将为您的最新帖子做标记。

谢谢、

Cole

Cole、

感谢您提请我注意方框图的这一部分。 在电流通过分流器时、这些大尖峰(正尖峰)以及电导结束时(负尖峰)是否可能归因于双使用 SPx 引脚作为低侧栅极的返回路径？ 电路板上的 SPX 和 SNx 布线相当长、不是超宽。 它们被很好地屏蔽、不受高电流平面和其他噪声的影响、但我们不知道 SPX 线路可能承载的电流值为安培。 SPX 布线的长度/宽度以及电阻是否会导致这些尖峰？

您好、Drew、

我看到、是的、它肯定会做出贡献。 我认为数据表中有一些文本涉及保持栅极和源极线在长度、宽度等方面匹配。 这还意味着 SNx 应更厚、因为感应输入也应"匹配"以防止差分噪声。  

最棒的

Cole

Cole、

我想告诉大家、我们现在能够实现0.666的完全过调制、即使是使用我们现有的硬件也是如此。 对于缺省值2us、我必须将 svgenc当前 最小宽度增加到3us。 我认为、低侧栅极返回电流的电流波形上的尖峰需要更短的趋稳时间、接近3us、因此我们需要比正常情况更早地进行电流重建。

我现在要解决的另一个问题是、如果我尝试将 drv8353.c 中 DRV8353上的默认20V/V 增益更改为其他任何内容、则似乎无法通过 SPI 正确设置它。 例如、如果我不更新 user.h 参数、并且我要将增益从20更改为10、我希望测量的电机相位上的 IQ 电流大约是两倍、或者将其减半、我将其设置为40。 请参阅我在下面使用的代码以尝试设置此项：

void DRV8353_writeData (DRV8353_Handle handle、DRV_SPI_8353_Vars_t * SPI_8353_Vars)
｛
DRV8353_Address_e drvRegAddr = 0；
uint16_t drvDataNew = 0；SPI_8353_Vars->DRV8353_ADDR_0_ISO_03900_RIN_ISO_0_ISO_0_ISO_0_0_ISO_0_0_IS900_ISO_0_ISO_0_0_ISO_0_0_ISO_0_0_ISO_0_ISO_0_0_ISO_0_ISO_0_ISO_0_ISO_0_0_ISO_0_EN_ISO_ISO_0_0_ISO_EN_0_0_ISO_EN_ISO_EN_0_0_ISO_0_0_ISO_ISO_0_EN_ISO_0_0_ISO_0_EN_ISO_





SPI_8353_Vars->CTRL_Reg_05.Dead_Time =死区时间_100_ns；
SPI_8353_Vars->CTRL_Reg_05.OCP_MODE =锁存关断；
SPI_8353_Vars->CTRL_REG_05.VDS_LVL = CTRL_LEVEL_0p060_V；SPI_835_Vars->VDS_GAIN_0353-VDS_VQ_V0353-VQ_VQ_VQ_053_VING_0353-VQ_VQ_VQ_VING_0_VQ_V83_VING_053_VQ_VING_053_VQ_V

您好、Drew、

据我所知、CSA_GAIN 的任何寄存器都没有相关性。 您是否已经验证了您的 SPI 通信协议是否能够成功更改寄存器？ 您是否能够写入并读回更改的值？

假设所有这些都得到了处理、我想验证 CSA 是否按预期工作。 拆下电机并施加 SPX 和 SNx 已知电压、然后查看输出电压是否符合数据表中的公式。 直流检查应该相对简单。 然后更改增益并重试。

最棒的

Cole

Cole、

我现在可能是 motorware 中的 SPI 固件驱动程序中的一个错误。 如果我再次命令驱动器写入 SPI 值、CSA_GAIN 似乎需要。 如果我只是让驱动器正常运行而不再次发送值、它只保持在默认的20V/V 增益。

此致、

您好、Drew、

对我来说听起来不错。 很高兴有权变措施、因为他们拥有 Motorware、所以将线程推回 C2k。 我会通知他们、这是一件正在发生的事情。

现在、我想关闭这个主题、如果您有另一个后续问题、我宁愿使用"提问相关问题"、这样我们就有了历史记录、但不需要查看所有这些回复、即可了解我们所在位置的状态或问题。 这有道理吗？

最棒的

Cole

Cole、

对我来说听起来不错。 如果我遇到进一步的问题、我将启动一个新的线程。 我同意、我们不想让事情变得太长。 我们已在功率级上测试了高达2kW 的功率、因此我们已启动并运行。