[参考译文] DRV8350：DRV8350S 是否提供恒定的 IDRIVE？

Livia、

本实验使用哪种 PCB？  

您能否共享原理图？

什么是节点"IG*5"？

此致、

-Adam

尊敬的 Adam：

如果您参考的是 PCB 材料、则不是 FR4。 如果您参考的是它是否在 EVM 板上进行了测试、答案是否定的、它在客户设计板上。

我手头没有原理图、因为我们的客户对从其组织外发送原理图有一些限制、但我在这里有一个绘制在驱动输出端的图。 您还可以看到其中的节点是"IG*5"。 对于 MOSFET、Qg=72nC、Qgd=18nC

我阅读了我们的应用手册《了解智能栅极驱动》http://www.ti.com/lit/an/slva714c/slva714c.pdf 、其中我发现我们在器件内部通过多个推挽设置将 IDRIVE 实现为恒定电平。 但我在这里还有3个问题。

1.客户在 SLA 引脚上使用5欧姆串联电阻、因为他们在 GLA 引脚上没有任何占位符、在查看数据表中的图32时、他们认为当低侧 MOS 的旋转时、 流入 GLA 引脚的所有灌电流都应流经器件内部的推挽电路、而不是从 SLA 引脚流出至 N、因此它们可以使用 SLA 引脚上的电阻器来测试 Igate、即 IDRIVE。 这是这么简单吗？ 我认为 SLA 引脚的电流可能不是在 GLA 引脚灌入的完整电流...

2.这里的10k 下拉电阻是否会影响 ISTRONG 持续时间？

如果 IDRIVE 应与 SPI 设置值保持几乎恒定、则当 MOS 开启时、我们应在米勒钳位之前看到 VGS 线性上升、但客户在相同的 MOSFET、不同的开通周期的情况下观察到一些奇怪的波形、如下所示。 什么可能导致这种情况发生？

SPI 设置：Isource=1A、ISINK = 2A、tDRIVE = 4000ns (对于 Qg=72nC MOS、该值是否过高？)、CH1为 VDS、CH2为 VGS。

谢谢。

此致、

利维亚

此帖子正在通过电子邮件进行讨论。