您好、TI 团队、
我们使用 SPI 接口在微控制器和栅极驱动 DRV8323S 之间进行通信。 我们仅使用连接到 SDO 引脚的10k 上拉电阻器、遵循数据表中所述的硬件建议。 我们在 SDO 上记录了大约600ns 的缓慢上升时间。
parall 中没有容量。 你有什么看法？
通道 C1 ：芯片选择
通道 C2 ：SDI
通道 C3 ：时钟(560kHz)
通道 C4 ：SDO
Pierrick Ecoeur
pierrick.ecoeur@sonceboz.com
您好、Pierrick、
看起来照片加载不正确。 如果以下答案不足、您能否保存图片并使用导入功能、而不是直接复制并粘贴到答复框中？
简短答案、
我建议使用一个较低值的上拉电阻器进行实验、因为这样做没有问题。 这应减少线路上的上升和下降时间。
更长的答案
数据表表表表1中的建议组件表示"上拉电阻器"(如下所示)。 这允许用户灵活使用、并确认其他因素会导致线路上的上升和下降时间。 应用部分显示10k Ω、但这是基于我们在开发过程中进行的 EVM 和原型设计的推荐起点。
信号的上升和下降时间由等效上拉电阻(R)和线路上的等效电容(C)决定。 感谢您注意到、没有外部并联电容器、但等效电容也取决于寄生电容。 这可能来自布线长度、电线长度、元件封装、MCU I/O 和 DRV I/O 结构。
寄生电容中的主要元件是 MCU 和 DRV 的 I/O 结构。 由于我们只能预测 DRV I/O 结构、因此我们可以概括需要的上拉电阻范围。 由于我们无法预测 MCU 的 IO 结构、因此我们确认根据 I/O 拓扑和工艺、寄生电容可能会更低或更高。
一般而言、大多数用户会尝试一些上拉电阻器值、并根据波形增大或减小该值。 可以在 SPICE 仿真器中对等效电容以及上拉电阻器进行建模、以查看预测的上升时间、但大多数人决定查看波形、更改电阻器值、更改 BOM 并替换现有电路板上的值。
最棒的
Cole
您好、Cole、
感谢您的回答。
我使用10k 上拉电阻器导入下图。
我使用较低的上拉电阻1.5k Ω 重复测试、见下图。 上升时间减少约90ns。
我们 MCU 的 I/O 电容约为5pF、PCB 上的走线长度小于20mm。 您知道内部栅极驱动器的寄生电容吗？
90ns 的 Trise 似乎是可以的？
此致、
皮耶里克
