[参考译文] DRV8302：栅极驱动器故障排除

"然后将开关节点与接地端之间的大电阻(约50kOhm)连接/焊接在一起。"
是否应通过某个功率电阻器连接 GND 和高 A MOSFET 的源极？ 我可以想象、它会以几安培的电流快速烧坏...

电路板专为两个而设计、但第一个电路板不起作用-我移除了第二个电路板和所有 MOSFET。

Zhivko、

只需选择一个放置在实验室周围的常规1/4 W 或1/8 W 电阻器。 只需确保其电阻较高。 我在下面附上了我建议的测试设置的图片。

由于器件上的保护和死区时间控制、我仍然怀疑击穿问题。 但是、执行此测试仍然是一个好主意、因此我们可以确保它是否是/不是栅极驱动器、或者在我出错的情况下。

大家好、James -这里是示波器图片-以及从我修改的电路板中将 SH_A 的示波器测试更改成了50kOhm 接地的动画。

您可能还记得、我是线性更改 INH_A 占空比、这是最新的示波器跟踪：

您可以看到两个栅极同时打开... 这是怎么可能的？ 我认为这会缩短 Phase_A 的时间...

另外一件事-我将 INL_A、INL_B 和 INL_C 悬空-但这应该没问题-正如我从原理图中看到的、它们在芯片内部被拉低。 您能否确认这是正常的？
来自数据表：

Zhivko、

看起来您在 FET 栅极处进行测量。 由于栅极驱动输出和 FET 栅极之间的阻抗、您可能会遇到击穿。 尽管我们的器件尝试防止击穿、但芯片会"认为" FET 已关断、但由于栅极未完全放电、FET 未完全关断。 我的下图显示了经过修改的测试设置、以帮助确认这一点。 如果您在器件 GHA 引脚和 FET 栅极进行探测、我预计会看到两个不同的信号。

从您在上一篇文章中发布的原理图中、我看到栅极驱动路径中有一些电阻器会影响栅极放电的方式。 您可以做的一件事是移除栅极至接地电阻器、并使栅极驱动路径中的电阻器为0欧姆。 这应该可以解决问题、但是、您可能需要检查以确保 DRV8302和您使用的 FET 可接受栅极驱动迹线上的过冲/下冲电压。 这种过冲/下冲来自封装和布线寄生效应。

如果可能、在未来的布局版本中、请尽可能缩短栅极驱动输出和 FET 栅极之间的布线。

如果您希望将电阻留在电路中、请遵循应用手册 MOSFET 和 IGBT 栅极驱动器电路基础知识中的指南。 R_GATE 在第15页上计算得出。 您可以将一个二极管与其并联(第3.4.1节)。 第3.5节介绍了 RGS 电阻器的设计。

由于 INxx 引脚具有内部下拉电阻器、因此您可以将未使用的引脚保持未连接状态。

尊敬的 James：

是的、您是对的、我在高 MOSFET 的栅极上有电阻器。 不幸的是，我没有3个探针，同时也没有像你提议的那样拍摄3个示波器，但我只有2个探针。
这里是该电阻器 drv8302侧的示波器图(黄色)和 MOSFET 栅极信号图(蓝色)。

我仍然不知道两个门是如何同时打开的？ (我在上一帖子中拍摄了示波器图片-是否可以知道原因？

有趣的是、在某种程度上、我不会在 GH_A 和 GL_A 上获得输出-在某种程度上、该信号是浮动的-我制作了视频以更好地显示 PWM 占空比(24kHz 时)-原因可能是什么？

这是 INH_A (蓝色)和 GH_A (黄色)的视频

和视频 INL_A (蓝色)和 GH_A (黄色)

好的、我还将焊接较低的 MOSFET 并实现过流保护。

要计算 OC_ADJ 引脚上的电压跳闸点(我使用 DAC 设置)、我仅获得20mV -为 IRFS7534 MOSFET 获取10A 电流、为其焊接1.95m Ω。
可能很难将 DAC 设置为输出20mV - 因为它具有很低的电压。

   //设置电流限制
   // 1000 == 1V
   // MOSFET RDS_ON = 1.95m Ω
   //
   // I = V/R -> V = I * R
   // I = 10A
   // V = 10A * 0.00195 Ω= 0.0195V = 20mV

对此有任何意见吗？

是的、但如果我启用较差电源的电流限制-结果是当发生过流(设置为0.9A)时电压会立即下降。 这使得故障排除更加复杂...

TDRIVE 和 IDRIVE 在以下文档的第10页进行了说明：  

作为我遇到的防止击穿问题- 您知道吗？drv8302包含 tdrive 和 idrive 功能？

我还在考虑 DRV8703QRHBRQ1，但 Farnell 目前不销售这些器件-您认为该器件何时在 Farnell 上市？ 欧洲还有其他经销商吗？