This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DRV8210:在高阻态模式下、泄漏电流高于预期

Guru**** 2482105 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/motor-drivers-group/motor-drivers/f/motor-drivers-forum/1187214/drv8210-higher-than-expected-leakage-current-in-high-z-mode

器件型号:DRV8210

我设计了一个实现 DRV8210DSGR 的器件、并且看到的泄漏电流比我想的要大。 数据表指出、在将输出连接到 VM 时、在高阻态模式下会出现一些泄漏、但不太清楚预期是什么。 我的测量结果表明、泄漏完全取决于 OUTx 引脚电压、并且似乎与 VM 完全无关。 也就是说、无论 VM 设置为什么、将电桥置于高阻态模式并向输出引脚施加电压都会产生大约等于20-30k 下拉电阻的泄漏电流。 数据表与此并不矛盾、但也不清楚泄漏是什么。

这是预期的功能、还是我的实施中可能存在缺陷? 该实现方案在其中一个输出上具有100K 至3.3V 和100K 接地的电阻分压器、以便即使在 H 桥禁用时也能将输出保持在可测量区域内。 而不是放在1.65V、输出变为0.8左右。 在这种情况下、这不是一个大问题、但也不是最佳问题。 是否可以减少或以某种方式避免泄漏?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Gabriel、

    [引用 userid="549657" URL"~/support/motor-drivers-group/motor-drivers/f/motor-drivers-forum/1187214/drv8210-higher-than-expected-leakage-current-in-high-z-mode 数据表指出、将输出连接到 VM 时、在高阻态模式下会出现一些泄漏、但不太清楚应接收什么[/引用]

    下面的曲线显示了当 OUTx 连接到 VM 时 OUTx 引脚的预期泄漏电流。 当 OUTx 直接连接到 VM 或任何其他电压时、会测量该泄漏电流。 在 OUTx 和外部电源之间添加一些电阻当然会降低泄漏。

    [引用 userid="549657" URL"~/support/motor-drivers-group/motor-drivers/f/motor-drivers-forum/1187214/drv8210-higher-than-expected-leakage-current-in-high-z-mode 命令]也就是说、无论 VM 设置为什么值、将电桥置于高阻态模式并向输出引脚施加电压都将产生大约等于20-30k 下拉电阻的泄漏电流。

    在内部、有一条从 OUTx 到 GND 的路径。 这是通过保护设计来实现的、以防止开关时由于瞬变而导致 FET 意外导通。  

    [引用 userid="549657" URL"~/support/motor-drivers-group/motor-drivers/f/motor-drivers-forum/1187214/drv8210-higher-than-expected-leakage-current-in-high-z-mode 中的此预期功能,或者我的实施中是否存在缺陷? [/报价]

    正如我在上面提到的、这是通过设计实现的。 但是、当不在高阻态模式下运行或当负载连接到 GND 而不是 VM 时、此泄漏电流不会出现。

    [引用 userid="549657" URL"~/support/motor-drivers-group/motor-drivers/f/motor-drivers-forum/1187214/drv8210-higher-than-expected-leakage-current-in-high-z-mode "]是否可以通过某种方式减少或避免泄漏?

    避免这种情况的最佳方法是将负载从 OUTx 连接到 GND。

    此致、

    Pablo Armet

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我明白了、这是有道理的。 我确实认为数据表应该在这方面更加明确、但否则、我会得到它。 需要注意的是、当负载连接在两个输出之间时(正如我的实现中正常情况那样)、预计不会出现高阻抗泄漏。 当我回到实验室时、我会尝试它、但我对此有一个更深的问题。 假设负载是一个连接到两个输出引脚的带电电容器、并且电桥处于高阻态模式、负载是否不仅会以更低的泄漏电流结束? 输出下体二极管的压降高达1V。 我看到负载的方式是、负载最终将悬停、以便较低电压侧为负、较高电压侧为正、 正极侧高阻抗泄漏电流等于负极侧体二极管电流泄漏时的两个电压。假设负载为2V、可能为20uA 左右。 是这样吗?

    在我的情况下、电压应小于1V、这意味着漏电应很小。 但我更喜欢了解 IC 的工作原理。

    谢谢

    Gabriel

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    加布里埃尔

    今天是美国假日。  期待明天的回应。

    此致、

    Ryan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Gabriel、

    首先让我澄清一些问题。 当 FET 为高阻态并且输出端的电压大于0V 时、将出现高泄漏。 如果您有一个负载、在这种情况下、在每个 OUTx 上连接了一个带电电容器、并且在每个输出端产生了一个小电压、那么当 FET 为高阻态时、泄漏电流将很小 但是、如果 H 桥不是高阻态(一个半桥的 HS FET 导通、另一个半桥的 LS FET 导通)、则不会出现高漏电。

    需要说明的是、负载跨 OUTx 连接、还是负载从 OUTx 连接到 VM?

    当您进行泄漏测量时、OUTx 是否为高阻态?

    此致、

    Pablo Armet

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Gabriel、

    是否有更新? 由于不活动、我将关闭此线程。 请回复或发布新的相关问题以获得进一步支持。

    此致、

    Pablo Armet