大家好、
以下是客户可能需要您的帮助的问题:
EN_GATE 开启后、NFAULT 将立即报告错误。 GVDD 被检测为仅为5.8V。然后发现芯片的 GVDD 引脚悬空且未通过电容器接地。
GVDD 欠压是否由引脚悬空引起? 谢谢。
此致、
樱桃
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
添加一些详细信息:
客户试图在 GVDD 引脚上飞一个2.2uf 电容并接地、但 GVDD 仍欠压。
DVDD = 3.3V、AVDD = 6.6V、这应该是正常的。
如果 GVDD 电容器通过 AGND 接地、AGND 与 PWRGND 在 DRV8302附近的单点连接、GVDD 是否始终欠压?
另外、GVDD 由内部降压电路生成并用于栅极驱动、为何 GVDD 引脚必须在外部进行电容连接和接地?
此致!
樱桃
您好、Cherry:
我们的团队目前在美国度假期间不在办公室、因此可能会延迟回复。
请给我们更多时间来审查并回复您的问题、并在下周对调试意见和后续步骤进行新的回复
作为对答案的预览、它们能否在与 nFAULT 相同的图上提供 GVDD 波形的任何特定波形、从而验证这确实是发生的行为? 简而言之、如果没有为 GVDD 电源输入提供适当的外部元件来保持稳定的电压输入、则 GVDD UVLO 可能成为故障。 电容在 PCB 上的值、额定值和放置会影响其预期功能(例如、良好的实现方式有助于稳定 GVDD、而不良的实现方式可能无法在系统有噪声时充分稳定 GVDD)。
此致、
Andrew