请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DRV8818 大家好、
客户在电路设计中将 DRV8818的使能引脚拉低。 加电后、在测试 VM (24V)和 ENABLE 引脚电源定序时、 ENABLE 引脚在2s 内拉高到1.5V、然后在16秒内被下拉至低电平、 然后拉高至3.3V。在 EN 拉低时、电机在整个期间不工作。 客户想知道 此时芯片是否可能损坏？
当 ENABLE 引脚电压为0时、 VM 引脚电压在断电期间仍为22.5V。 VM 引脚上的大100uF 电容将缓慢断电。 在这种情况下、是否会有损坏芯片的风险？
您能帮助检查这个问题吗？ 谢谢。
此致、
切里
