[参考译文] DRV8353：DRV8353和 PWM 表

谢谢 Joshua。  

我有点困惑 Josh。 您说：

" 这是正确的-当 INHx 和 INLX 都为低电平时、MOSFET 没有明显的栅极信号(GATE 既未被拉至高电平、也未拉至 GND)、输出/SHx 本质上在高阻抗下浮动。 "

基于这一点、我了解到、当输入同时为 L 或 H、输入为 INLx 和 INHx 时、GLx 和 GHx 信号在表1中标记为"L"；根据您的解释、这种情况下 L 既不是高电平、也不是真正的低电平。  

然而、当相同的输入为低电平/高电平或高电平/低电平时、GLx 和 GLHx 为高电平、这意味着驱动栅极高电平并开启 FET 或低电平(与上述 L 符号相同)、但这次实际会关断 FET。

我对表中所示的 L 的2个条件感到很困惑。

当 基于霍尔效应的 PWM 换向从高电平转换为低电平并连接到8353的 INHx 和 INLx 信号时、我们预计 FET 栅极会通过其栅极不会悬空而主动保持在关断状态。 我想、需要更多信息才能了解 FET 如何通过表1在待定关断时导通。  

下图是我们将从 UCC3626在四路=1情况下生成的信号。 我想知道8353将在 GLx 和 GHx 输出端提供什么。  

高 I 喜欢 FTE 由栅极打开以产生高电压、L I 喜欢 FET 通过其栅极到源极电压低而关断。 如果我使用表1、您能解释一下吗？

请注意、我不想使用表5、因为它不提供击穿保护；可能是我错了。

你(们)好

另一种使用8353栅极驱动电路图(来自规格 pdf 文档)提出相同问题的方法：

按照如下所示使用表1、以使用上述 Unitrode UCC3626 (现在为 TI)控制器对 BLDC 电机三相 FET 电桥进行换向

--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

以下是8353规范的摘录、其中详细介绍了栅极驱动器电路的设计和功能。

问题： 我想澄清一下栅极驱动器在表1中所述条件下的详细运行情况：

• 条件： INL 和 INH 均为低电平(L)。
  • 根据表1：
    • 高侧外部 FET 的栅源电压(GH 至 SH)为低电平、这意味着高侧外部 FET 保持关断。
    • 而且 低侧外部 FET 的栅源电压(GL 到 SL)也较低、这意味着低侧外部 FET 保持关断。
    • 因此、两个外部 FET 均关断、导致电机绕组(SHx)处于高阻抗(Hi-Z)状态、这与预期相符。
    • 另外、 高侧外部 FET 源极和低侧外部 FET 漏极连接连接到8353 SH 引脚。

后续详细信息：

• 在此状态下、高侧栅极驱动器内部的下限 FET 保持导通并具有低阻抗。  该 FET 看到的负载包括一个与外部高侧 FET 的栅源电容(在这些情况下没有电荷)并联的150 kΩ 内部电阻器。
• 下部外部 FET 的低侧栅极驱动器电路也存在类似情况。

假定： 这种情况下、高侧的较低内部 FET 保持导通并具有低阻抗、由于8353的 INH 和 INL 输入都保持低电平、因此可以无限期地持续下去。  对于 低侧内部栅极压降的低侧内部 FET、可以声明同样的情况。

问题： 这个解释是否准确、特别是关于低侧和高侧内部低侧 FET 的行为、以及如果我们在8353的输入端将 INH 和 INL 都保持在低电平、这种情况的长期稳定性？

请注意、我仅使用了 L 行和 L 行、但表1中的其他3行可以包含相同的问题。

您好、TurGuy、   

感谢您的补充意见/说明。 请允许我在今天晚些时候作全面答复。  

此致、

-约书亚

我的注释中的 A 点为高阻态、两个外部 FET 都关断。 但假设顶部的外部 FET Gat 至源极电容器(这对于确定外部 FET 导通或关断条件至关重要)仍通过物理布线连接到8353 SHx 引脚。 如果8353 SHx 也是高阻态、则外部 FET CATE 到源电容器是悬空的。 这可能意味着要防止该电容器具有任何充电 OS 8353内部 R 150K。 这听起来对我来说非常可疑。 我在注释中将8353内部 FET (顶部下部内部 FET)为什么不保持不变、而为外部 FET GAT 提供低阻抗、以供应电容器、因此永远无法充电；这种阻抗远低于150K。 我想进一步了解这一点。

另示例：

假设 INHx = H 且 INLx 为低电平。 这意味着顶部外部 FET 导通、底部关断点 A 为48伏。 在这种情况下、高电平内部 FET 处于开启状态、以提供高栅源电压(如10伏)。

现在、两个输入都变为低电平和低电平、这可能是真实情况。 我假设顶部下部的内部 FET 实际上会开启、以物理方式对外部 FET 栅源电容器(而不是150K 电阻器)进行放电。 您现在的意思是、这个内部 FET 实际上会关断、这是我感到不解的地方。

我看到内部150K 的作用是保护模式、而不是外部 FET 主动关闭模式；因为栅极电容以150K 放电实在是太长的事件。  

请评论；另外、由于我们将来回切换、也许我们需要安排一次会议来讨论这个问题。  我的内裤是在你的答案上省略的作用150K;我认为这只是在角色不是一个主动保持门到源盖低时,事情是有用的。 我很高兴有一个会议约书亚。

此致

TG

您好、TurGuy、   

感谢您的答复。 我想我现在更好地理解你的问题、今天我会采取进一步的回应。  如果仍有混乱,那么我也很乐意在下周开始开会讨论这个主题,因为我将不会因为假期。   

此致、  

-约书亚