This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] MSP430F6779A:如何考虑波特率误差的最大上升时间和下降时间延迟

Guru**** 2361430 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/1529440/msp430f6779a-how-to-consider-maximum-rise-time-and-fall-time-delay-for-baud-rate-error

部件号:MSP430F6779A

工具/软件:

要考虑选择 带有 UART 的光耦合器、那么如何考虑 上升时间和下降时间延迟的最坏情况呢?

在没有波特率错误的情况下、我们可以接受的最大延迟是多少?  

例如、如果速度为 19200bps、则 1 位 = 52.08us;

最大 1 位 Ton(上升时间+延迟时间)=多少?

 最大 1 位 Toff(上升时间+存储时间) =多少?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 SH:

    我们在数据表中给出了 IO 开关性能的定义:

    我们支持远高于 200Kbps 的 25MHz IO。

    您可以使用 R C 值、根据给定参数计算上升时间(下降时间)。

    上升/下降时间与波特率或 UART 配置无关。 它是电气参数、与您的硬件电路相关。

    并且我们不保留上升/下降时间参数。 建议您使用 EVM 或定制板进行测试。

    B.R,

    Sal

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    [引述 userid=“178526" url="“ url="~“~/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/1529440/msp430f6779a-how-to-consider-maximum-rise-time-and-fall-time-delay-for-baud-rate-error ]如需考虑选择 具有 UART 的光耦合器、那么如何考虑 上升时间和下降时间延迟的最坏情况?

    请记住、接收器中的所有内容都取决于开始位的下降沿。 所有的时间都与此相关。

    因此、如果该边沿被检测到较晚、所有位采样时间都将偏斜。 因此、以后的位是否出现类似的偏斜无关紧要。 只要接收器采样不是太接近位边沿、 有关接收器时序的讨论、请参阅 36.3.12。