[参考译文] LP-MSPM0L2228：两个 LP-MSPM0L2228 评估模块之间使用 32.768kHz 晶体和相同 UART 设置时、UART 通信失败

嗨、现金。

非常感谢您的回答。  

我现在已经尝试使用另一个时钟源并通过 HFXT 运行、但因为我们正在开发一个从长期来看不可行的低功耗应用。

我的问题仍然存在 — 是否不能设置   2 个从 LFXT (32.768kHz) 运行的 MSPM0L2228 评估模块并采用完全相同的 UART 设置 — 一个用于发送，一个用于接收，然后预期它们之间无差错通信？

我知道从 ULPCLK 运行时也应该可以使用异步快速时钟请求、但如果理解正确、那么接收和发送时的功耗将与 STOP0 相当甚至更高？

您好、David。
非常感谢您的回答。
我已经使用由 32.768kHz 晶体提供时钟的 MSPM0L2228 进行了更多实验、如果我将 IBRD 设置为 1、将 FBRD 设置为 0、从而获得 10922.67 的波特率、我能够在 MSPM0L2228-MSPM0L2228、MSPM0L2228-MSP430FR6047 和 MSPM0L2228 第三方芯片之间无任何错误地发送和接收。 这是否意味着导致我所有问题的是波特率分频的特定实现？ µPs 我不使用波特率发生器的分数部分 (FBRD = 0)、即使 Θ 由单个 32.768kHz 晶体计时、也不应该出现任何问题、或者我的特定设置是否可以正常运行？

为了进行比较、MSP430FR6047 之前已成功与第三方芯片无误通信、在此设置中、MSP430FR6047 的 UART 也由 32.768kHz 晶体提供时钟、波特率设置为 9600、而没有出现重大问题。

关于 8X 过采样、我认为它的波特率对于我们的应用来说太低了。

您好、David。
非常感谢您的回答。 现在坚持 IBRD = 1 和 FBRD = 0 似乎已经解决了大多数当前的问题。
然而,还有一件事让我困惑。
要成功接收、我总是必须传输两个停止位。 可以通过设置无奇偶校验和 2 个停止位 — 或通过设置固定一个和 1 个停止位。
接收器必须设置为无奇偶校验和 1 个停止位、或保持 1 和 1 个停止位。 将接收器设置为无奇偶校验和 2 个停止位将导致周期性错误。
接收器部分无奇偶校验位与 2 个停止位之间的差异到底是什么？ 我会假设、如果是时序问题导致接收器在下一帧之前没有准备就绪、那么在一个停止位和一个停止位也应该使其失败？

您好、

当它配置为 2 个停止位时、 就需要进行错误检测  仅在停止位验证上执行 ：第一个停止位必须为逻辑高电平。 如果采样为低电平、则为 A  帧错误  触发的。  第二个停止位在错误检查中被忽略、仅用作时序缓冲器。 第二个停止位为接收器提供额外的时间、以便在下一帧开始之前处理数据、从而增强对时钟偏差或处理延迟的适应能力。

当它配置为一个奇偶校验位+ 1 个 停止位时、较短的帧（1 个停止位）需要接收器具有更高的时钟精度。 时钟漂移或噪声可能会导致错误地对停止位进行采样、从而增加帧错误风险。

此致、

现金好

嗨、现金。
非常感谢您的回答。
您所看到的隔离式说明对我来说很有意义、当 UART 配置为无奇偶校验和 2 个停止位时、它会发送 2 个停止位、但在接收时只需要 1 个。
但是、我仍然无法满足在第三方芯片和 MSPM0L2228 之间以及多个 MSPM0L2228 之间进行通信时的需求。

首先 — 很抱歉后面的长文本。

我的设置包含 4 个 LP-MSPM0L2228 板、以及另一个带有第三方芯片的 PCB。
所有 MCU 都设置为使用 32kHz 晶体运行其 UART、并且波特率设置为 10922（这是由于我在该线程中进一步了解到的情况）。
发送板正在传输 0 -> 1 -> 2、以此类推。
接收板接收一个字节并根据之前接收到的字节对其进行检查 — 如果新字节不比之前接收到的字节高 1、则会切换一个错误引脚。
无论接收到哪个字节、接收板始终回显该字节。
发送 MCU 始终设置为 8 个停止位、无奇偶校验位和 2 个停止位。

第一项测试（使用 8 个停止位接收、无奇偶校验和 2 个停止位接收）
所有电路板均设置为 10922 波特、8 个停止位、无奇偶校验位和 2 个停止位。
2 个电路板似乎能正确接收来自发送板的数据 — 因此没有切换错误引脚。
其中 1 个电路板以大约 15.6 秒的间隔持续切换 ERROR 引脚。

第二次测试（使用 8 个停止位接收、无奇偶校验和 2 个停止位接收）
用第三方芯片更换发射板时、所有 3 个板会定期出现故障。

第三和第四个测试（使用 8 个停止位接收、保持高电平和 1 个停止位）
使用 10922 波特、8 个停止位、保持高电平状态和 1 个停止位重复上述序列、无论发送板是 LP-MSPM0L2228 还是第三方芯片、所有接收板都正确接收数据。
我理解上一个注释的方式,然后板应该正确接收数据时配置为 10922,8 停止位,无奇偶校验和 2 停止位 — 如果我们不幸运的是,当配置了 10922 波特,8 停止位,坚持高和 1 停止位。 但在我们的情况下,它似乎是相反的方向。 8 个停止位、无奇偶校验和 2 个停止位的安全配置会导致通信出现错误。 您能否解释一下为什么会出现这种情况？

在本消息的末尾 、我添加了每次测试的逻辑分析仪图片。
MCU1 是发送 MCU：在测试 1 和 3 中、它是 MSPM0L2228、在测试 2 和 4 中、它是第三方芯片
MCU2/5/6 都是 MSPM0L2228

1) 我们如何解释我在测试过程中的经历?
2) 如果 MSPM0L2228 在接收时仅查看一个停止位、无论它配置了一个或两个停止位、那么为什么我在测试期间看到差异？
3) 你能解释为什么设置保持高位和 1 个停止位或无奇偶校验和 1 个停止位比没有奇偶校验和 2 个停止位更好?

如果上述任何内容需要更多解释、请告诉我。

此致  

BUE

测试 1

测试 2.

测试 3.

测试 4.

嗨、 Bue Bjerre 

感谢您的耐心。

错误检查将忽略第二个停止位、仅用作计时缓冲区。

时序缓冲器用于软件处理时序缓冲器、为软件提供更多时间从低功耗模式唤醒、进入中断并处理 UART 接收到的数据、以防止 UART 接收硬件缓冲器溢出。

Test 1

Test 2

这些都是周期性错误。

除了  上述 David Schultz 提到的采样点机制的差异引起的误差外、

大多数情况下、可能是由时钟相位偏移累积误差引起的。 您可以在 UART 错误时间和错误发生时、同步比较两个器件之间 CLK 引脚的时钟相位差、看看是否有其他发现。

这是因为只能设置 3 倍过采样、而 UART 源为 32768、波特率为 9600、但这一想法仍需要进一步验证。

嗨、Helic Chi。

非常感谢您的回答。

我认为我们可以得出结论、由于分数分频器的工作方式、MSPM0 无法通过 32kHz 晶体获得稳定的 9600 波特率。  

然而,为什么设置坚持高和 1 停止位,而不是没有奇偶校验和 2 停止位在我的测试中工作更好的原因,我不明白 — 我会假设这应该是另一个方法。