Other Parts Discussed in Thread: MSP430F5438A
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： MSP430F5438A
您好、
我目前正在使用 MSP430F5438A 。 我能够P2IN & BIT0在while循环中正确读取 GPIO 引脚状态（例如）。 但是、当我使用如下所示的配置来配置与中断源相同的引脚时、行为有所不同：
P2DIR &= ~BIT0;
P2IE |= BIT0;
P2IES &= ~BIT0;
P2IFG &= ~BIT0;
观察结果：
-
当以较短的时间间隔发生两个脉冲（高电平转换–低电平转换）时、控制器仅检测到 一个中断 而不是两者兼而有之。
-
脉冲检测之间的时间间隔为 不到 700ms 、只生成一个中断。
-
数值 大于 700ms 、两个脉冲都被正确检测到。
-
这种行为表明在第一次中断发生后、中断标志不会重新置位大约一半 700ms 。
-
在某些情况下、即使间隔短于 700ms、也会正确检测到两个中断。 但是、大多数情况下只产生一个中断。
-
在这些缺失的中断期间、通过轮询进行观察时、引脚状态仍会在高电平和低电平之间正确转换。
关注：
这种行为的根本原因尚不清楚。 我们想了解当前中断配置为什么会出现此问题、以及重新触发中断时具体导致视在延迟的原因。
谢谢、
ANBU。
