[参考译文] MSPM0G3507：ADC 杂散

您好、Greg、根据我在上面看到的内容、您看到的这些峰值可能是由多种因素引起的。

1. 高速时钟耦合和数字切换： 您的 80MHz CPU 时钟和 40MHz ADC 时钟是大的高频信号。 总线布线的数字噪声很容易耦合到模拟信号线路（例如 ADC 引脚布线或基准）中。  在 1MSPS 时、任何精确到采样率（或其次谐波）的倍数的周期性数字切换或时钟谐波都将显示为静态或偏移杂散。
2. DMA 和总线争用： 在每个样本上触发 DMA 以 1MSPS 的速度生成密集总线活动 (AHB/APB)。 这种快速传输的数据移动迫使 CPU 和 DMA 控制器不断汲取高峰值电流、因此这些快速电流尖峰通过接地平面和模拟电源、调制 ADC 基准或输入信号、从而产生频率杂散
3.  对于 1MSPS、SCOMP 不足： 您已将 SCOMP 设置为 1、这提供了非常短的采样窗口。 当 ADC 需要获取信号时、内部开关闭合、通过源阻抗为采样保持电容器充电。 如果源阻抗过高（例如，无需运算放大器缓冲器的直接传感器输出）、则电容器无法在一个时钟周期内完全稳定。  不完全稳定会导致非线性和失真。 在直流信号上、这可能表现为谐波杂散或局部偏移误差。

您能否尝试增大 SCOMP 设置（例如，增加到 16 或 32 个时钟周期）、以确保模拟前端有足够的时间为 ADC 的内部电容器充电、看看是否仍然出现此问题？

-布赖恩

您好、Brian、

感谢您对我们的帮助。  DMA 建议会引导我们沿着正确的路径前进。  事实证明、这是由我们的主循环引起的、主循环只是连续循环并执行一些后台任务。  调整 DMA 允许我们缩小这方面的范围、即使这不是实际原因。  感谢您的帮助。