This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
部件号:MSP430F4152
工具/软件:TI C/C++编译器
大家好,
我在操作MCLK时遇到了一些麻烦。
这些是我的问题,下面是我的问题的更多信息。
根据MSP430F41x2和MSP430x4xx系列的数据表,用户可以通过更改晶体和寄存器来更改MCLK。
我使用4MHz晶体,并使用MCLK引脚输出MCLK的频率。
我为什么要获得3MHz? 如果基本时钟为4MHz,是否不可能获得3MHz?
这是以下代码,
FLL_CTL0 |= XTS_FLL;
FLL_CTL1 || SELM_A;
FLL_CTL2 || LF1XT1S_3;
然后,我使用锁环提高频率,我得到7MHz,而不是24MHz。(因为基本频率是3MHz,如果FLL是*8,应该是24MHz)
这是以下代码,
SCFI0 |= FN_8 + FLLD_8;
我的代码或其他代码是否有任何问题?
此致,
诺顿。
您好,
TI员工已回答了此问题。
此致,
诺顿