高MCU支持，
我的客户正在使用一台带有2个UART的FR5849，并尝试一次以第二种速率获得慢速中断。 他写道：
对于这个MCU，我看到ACLK的限制是50kHz，但它可以从DCO获得，并且最大分配器为32。 即使我以最低2.7MHz的频率运行DCO，我也不能将其降低到50kHz。 我不想使用外部晶体作为低频源，而且似乎没有任何其他选项。
当被问到为什么时，他又写道：
我正在尝试形成一个时钟树。 50K只是数据表中显示的限制。 经过进一步的考虑，DCO似乎根本无法驱动ACLK模块，因此它现在是一个模拟点。 使用ACLK的唯一选项似乎是来自需要时钟晶体的外部LF osc模块。 我不会走这条路。
所以，我只是想看看其他的方法，从SMCLK和一两个计时器生成一个左右的中断。 我想我的两个UART都可以在超采样模式下从2MHz SMCLK运行。 我需要9.6K和57.6K铝土。
其中一个UART始终处于侦听模式并响应主机UART。 (9.6公里)
另一个UART可能会每秒更新一次，或者更新时间可能更长。 所以，我需要一个缓慢的中断来触发这个例程。 我本来打算从ACLK中推导出时间间隔，但现在我必须从SMCLK中推导出计时器，它需要为2MHz。 我想避免使用软件计时器，所以也许我可以将两个计时器组合在一起，以获得我需要的东西，并避免撞击CPU，除非我需要维修第二个1秒更新UART。
最后：
我是否能够获取TA0计时器时钟信号(在SMCLK除以64之后)并将其作为时钟源提供给TA1？ 我很难通过I/O逻辑图了解这种方法的工作原理。 我看不到任何计时器输入/输出。 P1IN.x是否向TA1CLK输入供电？
我希望从SMCLK = 2MHz/1到8/1到8/1到8/1到8/1到8/1，转到6.5535万 = Hz的一些非常低的中断值。
我的第一个想法可能是WDT…… 对他的行动方针有什么想法？
此致，
Blake
