请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：MSP430F6.7791万A 您好，
我已将Fsystem的控制器配置为16MHz，我在XT1上使用32KHz晶体，然后使用FLL比率作为512我生成了Fsystem频率，我已附加了我使用的代码(参考TI站点上提供的示例代码)。 我已将时钟ACLK，MCLK，SMCLK映射到端口引脚
观察：
首次检查端口针脚时，首先显示
ACLK = VCC
MCLK = 2.1MHz
然后，当探头移至其他引脚并返回MCLK和ACLK引脚时，它会将所需输出显示为
ACLK = 32KHz
MCLK = 16 MHz
现在，我在代码中注释了“DO while”循环的故障标志检查，此问题已解决。
我不知道为什么循环会影响所需的响应。
需要您的帮助
此致，
Shweta Shelar
