[参考译文] MSP430F5437A：MCLK 速度频繁变化的后果。

您好 RD、

没有真正的缺点。 切换时、您可能会有一个或两个时钟周期的"死区时间"。 您是尝试更快地完成一些数学计算、还是尝试达到特定的 ADC 采样频率？ 因为您可以使用 MODOSC 作为 ADC 时钟源、因此您不必切换 MCLK。 或者、您可以将 MCLK 设置为4MHz、同时将 SMCLK 设置为8MHz、并在 SMLCK 处于活动状态时进行调制。 在这里、ADC 将脱离 SMCLK 运行。  

另一个需要说明的问题是、由于您尝试将频率提高到8MHz、我建议将器件设置为 VCORE 电平1。 它是8MHz 的硬性限制、因此任何过冲都可能出现问题、这可能在开关频率或温度漂移时发生。