MSPFR2676的数据表显示、SPI 主控模式的最大"eUSCI 输入时钟频率"、feUSCI 为8MHz。 这是否意味着 SPI 主模式的最大 SMCLK 频率为8MHz、或者这是生成的位时钟的最大频率？ 对于这些器件、指定的最大 SMCLK 为16MHz、因此如果该模块在 SPI 主控模式下只能在高达8MHz 的最大 SMCLK 频率下运行、这将是奇怪的。 在 UART 模式等其他模式下、同一模块的 feUSCI 最大值为16MHz。 大多数其他 FRxxx 器件在 SPI 主控模式下将 feUSCI 指定为16MHz。
feUSCI 是 eUSCI 的频率、从数据表中可以看到、当 UCSSEL 为1时、它将使用 ACLK。 (请参阅下图)、了解您希望 UCSSEL = 0和 SMCLK UCSSEL = 2或3的外部时钟
如果您希望 SMCLK 驱动 SPI、则应在8MHz 时将其最大值。 您仍然可以在16MHz 下运行 MCLK 或使用 ACLK 运行 SPI。
UCSSEL 是 BRCLK 时钟多路复用器选择器、而不是始终为 SMCLK 的模块时钟。 从用户手册中：
对于 UCSSEL 00和01、器件数据表似乎具有不同的时钟、但这并不重要。
如果 UCSSEL 像您所说的那样选择了 feUSCI、则 feUSCI 是 BRCLK 的频率、而不是模块时钟。
ACLK 和 SMCLK 是控制外设的时钟、MCLK 是整个 MCU 的主 CPU 时钟。 对于这个特定的 SPI 模块、您可以在多路复用器上的4个输入之间选择时钟(不适用、器件特定[ACLK 针对这个器件]、SMCLK、和 SMCLK)。 当 UCSSEL = 1时、它将为 BRCLK 馈送 ACLK。 因此、它并不总是 SMCLK、也可以是 ACLK。
UCSSEL 为模块选择时钟源
正如我最初说过的、模块时钟在这里是相同的、所以 BRCLK = eUSCI 的频率。 您可以使用该预分频器/分频器来调整结束位时钟、但由于硬件限制、初始时钟输入的最大频率为8MHz。
下面进一步说明了 BRCLK 进入位时钟的情况。
我希望这有助于澄清
此致、
Luke
