This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/1015751/msp430fr2433-pending-ifgs
P1IFG 寄存器中是否可以同时设置多个标志？ 换句话说、通道1、2、3和4的标志是否可以置位、而通道0、5、6和7似乎被清零？
被置位的 IFG 是触发中断过程的第一步。 第二个是 IE 寄存器的屏蔽。
是的、我知道。 也许我的问题太模糊了。 是的、太模糊了。 我将重写它。
被置位的 IFG 会引起一个中断、而不是另一种情况。 因此、如果您有多个端口引脚配置为生成中断、并且它们都同时被触发、则它们的所有 IFG 位都将被置位、然后发生中断。
这不是我会担心的太多、因为在正常情况下、两个器件一次设置的可能性不会太大。 只需让 IV 寄存器对它们进行排序并一次处理一个。
Dave：
我想清楚这一点。 我不是在讨论 IVR。 我将讨论 P1IFG 寄存器。 您会说"如果所有端口引脚同时触发、则所有 IFG 位将同时置位。" 是这样吗？
当所有 P1 IFG 在 P1IFG 寄存器中同时置位时、没有优先级滤波器应用于它们。 是这样吗？
这两种行为适用于所有 MSP430 ...这也是正确的吗？
由于 IFG 位跟随输入引脚、当然、如果满足输入条件、它们都将被置位。
由于端口上的所有引脚都提供一个中断、因此没有优先级。 IV 寄存器确实有一个优先级系统、但这只是为了确定如果设置了多个 IFG、它接下来将返回哪个系统。
戴维：
这是其中一个问题，似乎有一个明显的答案。 我只是希望我的理解准确无误。
感谢 您耐心等待我。
