[参考译文] MSP430FR5989：去耦指南

您好！

这是一个很好的观察结果。 为了解释这种差异、请记住、馈入 VeREF+/-的外部基准将是一个输入、用于参考 MSP430中的多个模块。 因此、具有稳定的无噪声信号非常重要、因此我们建议在数据表中使用去耦电容器。 现在、当使用内部基准作为 VREF+/-上的输出时、这将是输出而不是输入。 假设您参考的是具有 VREF+/-的外部 ADC 模块。 您不会将去耦电容器放置在 MSP430的 VREF+/-输出引脚附近、而是放置在外部 ADC 模块的基准输入引脚附近。 为什么？ 因为在信号输出和信号输入之间会拾取额外的噪声。

总之、去耦通常用于靠近输入而不是输出的位置。

此致、

James

e2e.ti.com/.../msp430fr5989_2D00_ep_5F00_Apr2017.pdf

尊敬的 James：

我不够具体。  表4-34列出了电压基准的内置特性。  以下是该表的摘录。

这是 VREF+引脚 P1.1的特性还是外部电容的限制？  无论使用内部基准还是使用外部基准、内部 ADC 都会消耗相同的200uA 电流。  那么、它的含义是什么？  VREF+是否在100pF 以上不稳定？  如果是这样、这似乎是无用的 VREF+。   请您对此进行澄清吗？  内部基准是否在 AVCC 上进行了去耦？

如果将引脚用作基准输出、则任何电容都不 会去耦、而是会将运算放大器缓冲器负载降低。 通常、运算放大器不关心电容负载。 如果您需要驱动大于100pF 的电流(为什么？) 您应该添加一个用于驱动该负载的缓冲器。

我想了解 当配置为 VREF+时、该多功能引脚 P1.1的实际情况。   您会说它是  一个运算放大器缓冲器。  

您如何知道这一点？  我没有找到明确的原理图。   将内部 ADC 与内部基准结合使用时、几乎没有明确的指导。  外部 基准。  

我需要确保内部 ADC S/H 电路获取其电流的峰值时、内部基准不会下降超过1.2mV (2LSB)。   适当的去耦将是10uF (3.9uF、允许在2.5V 偏置时 X7R 中出现压降)

这就是为什么我还问"内部基准是否在 AVCC 上进行了去耦？"

您好、Carl、

[引用用户="Carl Brooks"]

我想了解 当配置为 VREF+时、该多功能引脚 P1.1的实际情况。   您会说它是  一个运算放大器缓冲器。  

您如何知道这一点？  我没有找到明确的原理图。   将内部 ADC 与内部基准结合使用时、几乎没有明确的指导。  外部 基准。  

[/报价]

David 可能是指 《MSP430FR58xx、MSP430FR59xx 和 MSP430FR6xx 系列用户指南》中图33-1中的 REF_A 方框图。 在这里、它显示了用作缓冲器的运算放大器。

[引用 user="Carl Brooks">I 需要确保内部 ADC S/H 电路获取其电流的峰值、而内部基准电压不会下降超过1.2mV (2LSB)。   正确的去耦将是10uF (3.9uF、允许在2.5V 偏置时 X7R 中出现压降)[/quot]

我要求我们的内部团队更清楚地了解外部电容范围。 我可能需要几天或一周以上的时间才能获得任何信息、因此感谢您的耐心。 查看其他外部基准(例如 TL4051A)、有一个特定的负载电容范围会导致它们变得不稳定。 对于可接受的负载电容、有一个较低和较高的范围、并且应该避免中间的区域。 我假设我们的 MSP430FR5989数据表指定了去耦电容的较低范围、而较高范围不可用或未表征。 我可能无法确认、但我正在尝试了解更多信息。

[引用 user="Carl Brooks"]这就是为什么我还问"内部参考是否在 AVCC 处去耦合？"

表5-34指示 REF_A 由 AVCC 供电、由于该连接是内部连接、我假设 AVCC 引脚上的去耦电容器有助于在电源进入 REF_A 模块之前滤除来自电源的噪声。

此致、

James

VREF 的图显示 ADC 具有本地缓冲器。 ADC 图显示了一个缓冲器。 ADC12VRSEL 的值仅提供经过缓冲的 VREF。 (您可以选择 VeREF 缓冲或非缓冲。) 这个缓冲器是一个运算放大器、这是一个非常安全的选择。

数据表显示了使用内部和外部基准的 ADC 规格。 (最好使用外部基准。) 您可以确定、只要不过度加载 REFOUT、使用内部基准的性能就会满足这些规格。 这意味着限制电流消耗和寄生电容。 100pF 是与寄生效应一致的电容、而不是您添加的器件。 另请注意、使用内部基准电压时的 ADC 规格并不表示 REFOUT 被启用。

S/H 从信号源而不是 VREF 中拉取该大电流。 VREF 仅在转换开始后才起作用。